新型数字CCD相机及其图像数据传输卡设计

Ｂｉｔ的帧存储器提供地址；１位计数器用来对卡上的３０ＭＨｚ时钟信号进行二分频，产生１５ＭＨｚ的ＶＣＬＫ信号；两个锁存器分别输出行同步和场同步信号；逻辑门用来实现信号的与、或、非等逻辑运算。
　　
　　ＡＬＴＥＲＡ公司的ＭＡＸ＋ＰＬＵＳⅡ编程仿真工具软件，可对ＦＰＧＡ芯片进行在系统编程、仿真、调试，大大提高了传输卡设计的灵活性和对不同型号相机的适应能力，缩短了传输卡的研发周期。使用ＡＨＤＬ编程语言对ＦＰＧＡ芯片进行在系统编程，程序文件的主体如下：
　　
　　ＢＥＧＩＮ
　　
　　ＨＳＹＮＣ＝ｌｐｍ＿ｆｆ＿ｃｏｍｐｏｎｅｎｔ２．ｑ?０．．０??
　　
　　ｌｐｍ＿ｆｆ＿ｃｏｍｐｏｎｅｎｔ２．ｃｌｏｃｋ＝ＦＶＡＬＴ＆ＳＴＲＯＢＴ＆ＬＶＡＬＴ＆??
　　
　　ＧＰ５?＃ＧＰ５＆ＶＣＬＫ?
　　
　　ｌｐｍ＿ｆｆ＿ｃｏｍｐｏｎｅｎｔ２．ｄａｔａ?０．．０?＝ＨＳＹＮＮ?
　　
　　ＶＳＹＮＣ＝ｌｐｍ＿ｆｆ＿ｃｏｍｐｏｎｅｎｔ３．ｑ?０．．０??
　　
　　ｌｐｍ＿ｆｆ＿ｃｏｍｐｏｎｅｎｔ３．ｃｌｏｃｋ＝ＦＶＡＬＴ＆ＳＴＲＯＢＴ＆ＬＶＡＬＴ＆
　　
　　??ＧＰ５?＃ＧＰ５＆ＶＣＬＫ?
　　
　　ｌｐｍ＿ｆｆ＿ｃｏｍｐｏｎｅｎｔ３．ｄａｔａ?０．．０?＝ＶＳＹＮＮ?
　　
　　ＳＴＲＯＯ＝ＦＶＡＬＴ＆ＳＴＲＯＢＴ＆ＬＶＡＬＴ＆??ＧＰ５??
　　
　　Ａ?１９．．０?＝ｌｐｍ＿ｃｏｕｎｔｅｒ＿ｃｏｍｐｏｎｅｎｔ．ｑ?１９．．０??
　　
　　ｌｐｍ＿ｃｏｕｎｔｅｒ＿ｃｏｍｐｏｎｅｎｔ．ａｃｌｒ＝ｓｃｌｒ?
　　
　　ｌｐｍ＿ｃｏｕｎｔｅｒ＿ｃｏｍｐｏｎｅｎｔ．ｃｌｏｃｋ＝ＦＶＡＬＴ＆ＳＴＲＯＢＴ＆ＬＶＡＬＴ＆
　　
　　??ＧＰ５?＃ＧＰ５＆ＶＣＬＫ?
　　
　　／ＷＥ＝??ＦＶＡＬＴ＆ＬＶＡＬＴ＆?ＳＴＲＯＯ??
　　
　　／ＯＥ＝ＦＶＡＬＴ?
　　
　　ＦＶＴＡ＝ＦＶＡＬＴ?
　　
　　／ＦＶＴＡ＝?ＦＶＡＬＴ?
　　
　　ＶＣＬＫ＝ｌｐｍ＿ｃｏｕｎｔｅｒ＿ｃｏｍｐｏｎｅｎｔ１．ｑ?０．．０??
　　
　　ｌｐｍ＿ｃｏｕｎｔｅｒ＿ｃｏｍｐｏｎｅｎｔ１．ｃｌｏｃｋ＝ＶＶＣＬＫ?
　　
　　ＶＶＣＬＫ＝ＣＬＫ＆ＧＰ５?
　　
　　２ＶＣＬＫ＝ＶＶＣＬＫ?
　　
　　Ｆ１＝Ａ１９＆ＧＰ５?
　　
　　ＨＳＹＮＮ＝Ａ５＆Ａ６＆Ａ７＆Ａ８＆Ａ９＆ＧＰ５?
　　
　　ＶＳＹＮＮ＝Ａ１４＆Ａ１５＆Ａ１６＆Ａ１７＆Ａ１８＆ＧＰ５?
　　
　　ＥＮＤ?
　　
　　２．３多层高速印制电路板设计
　　
　　笔者研制的图像数据传输卡的印制板设计为四层板，除了顶层和低层外，单独设计了电源和地层，这是基于ＰＣＩ总线板卡的基本要求。另外，由于卡上的数据、地址及控制信号多为高速信号，在进行印制板设计时，还必须注意以下几点：
　　
　　·ＰＣＩ桥引脚的最大走线长度限于１．５英寸，ＣＬＫ信号走线长度限于２．５±０．１英寸，且只连接一个负载；
　　
　　·板上的共享ＰＣＩ信号线的无负载特性阻抗（Ｚ０）应控制在６０～１００Ω；
　　
　　·ＰＣＩ控制信号应考虑上拉电阻；
　　
　　
　　
　　
　　·每个电源引脚都要对地去耦合，处理开关电流的冲击。一般跨接０．０１μＦ高频去耦电容；
　　
　　·采集卡应遵守最大引脚电容小于１０ｐＦ的限制；
　　
　　·共享的ＰＣＩ信号在板上，只能带一个负载。
　　
　　在深入研究了数字ＣＣＤ相机接口要求的基础上，按照以上的设计原理，自行研制成功基于ＰＣＩ总线的、适用于多相机同时曝光的图像数据传输卡。该卡在机载多波段偏振成像系统原理样机中成功地通过了调试。测试数据表明，图像数据传输卡能够满足系统的设计要求。
　

《新型数字CCD相机及其图像数据传输卡设计(第2页)》