利用FPGA实现MMC2107与SDRAM接口设计

（4）存储器写

存储器写操作由三个状态组成。其状态转换及时序关系如图6所示。由于存储器件写操作分为单字写和猝发写两种方式，因此设计一个计数器来区分两种写操作，并用该计数器来定义猝发写的长度。当计数器=0时，进行单字节写操作；当计数器≠0时，进行猝发写操作。计数器在时钟信号的触发下递减，连续写入若干个数据直至计数器=0，完成猝发写操作。

图7 自动刷新和自刷新状态转换

    （5）存储器自动刷新和自刷新

自动刷新操作由2个节拍组成，自刷新由11个节拍组成。进入自刷新模式之前和退出自刷新模式后各进行1次自动刷新操作。自动刷新和自刷新操作状态转换关系如图7所示。

SDRAM状态机设计完成后，利用VHDL语言对SDRAM状态机进行行为描述，然后编译、模拟仿真和适配下协，并注意合理的引脚定义，充分利用芯片资源，由于FPGA通用、高速及价廉的特点，因此具有很好的应用前景，尤其适用于需要大容量存储器扩展的嵌入式系统中。