TMS320C6701在电离层垂直探测系统中的应用

应函数做关于时间t的Fourier变换即可得到电离层信道的散射函数。由散射函数可得探测电路上的多径展宽和多谱勒展宽，进而可得到短波通信的相关时间、相关带宽这些信道特性参数，从而可实时确定短波通信的最佳码长，调制、解调参数，分集参数等。另外，通过对散射函数的波形分析，可得到电离层的动态变化特性。
　　
　　UIS系统组成如图1所示。PC机负责整个系统的控制操作、图形显示、数据保存；DSP信号处理模块负责控制FPGA产生阶数可变的m序列和灵活多变的收发开关时序、从接收机串口接收回波信号、进行相关的数字信号处理、与PC机通信等；DDS负责发射信号（m序列）的调制。
　　
　　从图1可以看出，DSP信号处理模块在UIS系统中处于核心地位，将同时或依次处理各种不同的任务。该模块对所执行任务的合理安排以及该模块与其它模块之间的通信是整个UIS系统正常工作的关键。本文将重点介绍UIS系统中DSP信号处理模块的设计。
　　
　　2DSP信号处理模块的设计
　　
　　DSP信号处理模块的核心——DSP采用TI公司的主流芯片TMS320C6701，主要具备以下特点：（1）运算速度快。该芯片为浮点型，最高运行频率达150MHz，可以进行并行计算，最多可具备八条流水线，最高运行速度可达1000MFLOPS。（2）外部存储空间大。通过片内集成外设EMIF接口可无缝连接128K×32bitSBSRAM和两块4M×32bit的SDRAM。（3）丰富的片内集成外设。具有三个多通道缓冲串口（McBSP）和四个DMA通道。（4）具有可访问DSP整个存储空间的主机口（HPI）和32bit/33MHz的PCI主/从模式接口，便于DSP与PC机通过PCI总线以HPI方式进行通信，支持多种加载模式。DSP信号处理模块结构图如图2所示。
　　
　　2.1DSP与FPGA的接口
　　
　　在UIS系统中，天线开关的收发时序是灵活多变的，m序列的阶数是在线可调的。为了保证本系统的适应性和灵活性，m序列与时序产生模块由FPGA器件构成。FPGA器件选用Altera公司的EP1K50，其丰富的门资源（5万门）确保了日后该模块的可升级性。模块功能由硬件描述语言Verilog完成。DSP与FPGA的接口框图如图3所示，DSP通过接口模块把m序列的阶数和时序参数传递到FPGA并启动FPGA工作。
　　
　　TMS320C6701DSP具有三个多通道缓冲串口，并可配置为通用I/O口。在DSP信号处理模块中，将TMS320C6701DSP的McBPS1、McBSP2的管脚CLKX、FSX、CLKR、FSR设置为通用I/O口，通过八个I/O口实现DSP与FPGA的通信，传送相关参数；FPGA中的接口模块按照规定的协议将相关参数传送到m序列与时序产生模块转换为m序列的阶数和时序参数，从而实现DSP在线调整m序列的阶数和时序参数，大大提高了系统的灵活性。
　　
　　2.2DSP与接收机的接口
　　
　　接收机接收到数据后由接收机的串口输出数字，经过DSP的McBSP0送到DSP，再经EMIF送到外部扩展存储区SBSRAM（以下简称DSP缓存区）；在接收到一块数据后，将这块数据送到DSP的外部扩展存储区SDRAM（以下简称DSP计算区），供DSP进行相关运算。
　　
　　DSP信号处理模块分配DMACH0服务于McBSP0，指定DMACH0的同步事件为串口接收事件（REVT0）。McBSP0每接收到

《TMS320C6701在电离层垂直探测系统中的应用(第2页)》