AM30L V0064D在单片机系统中的典型应用

    注：SA表示起始地址，BA表示块地址，Etc.表示操作同前一个周期。

3 应用电路设计

AM30LV0064D的外围电路设计简单。其控制总线包括CE(片选)、CLE(命令字锁存使能)、ALE(地址锁存使能)、WE（写使能）、RE(读使能)、SE（预留区使能)、WP（写保护）等。对于那些具有可编程的I/O口的微控制器或DSP来说，可以直接把引脚与控制线相连。如果没有可编程的I/O口，则需要加一些简单的逻辑控制。下面介绍AM30LV0064D与AT89LS8252单片机接口时的一种应用设计电路。由于单片机缺少UltraNAND闪存所需的多元控制总线，在本设计中，采用地址译码的方法增加了控制端口，这部分逻辑可以用1片PLD（可编程逻辑器件）完成。具体接口电路如图2所示。

以下是PLD内部逻辑设计的源代码：

PORT0=!A14&!A13&!A12&!A11; /*读写数据端口*/

PORT1=!A14&!A13&!A12&!A11; /*CLE写端口*/

PORT2=!A14&!A13&!A12&!A11; /*设置ALE端口*/

PORT3=!A14&!A13&!A12&!A11; /*清ALE端口*/

PORT4=!A14&!A13&!A12&!A11; /*设置SE端口*/

PORT5=!A14&!A13&!A12&!A11; /*清SE端口*/

PORT6=!A14&!A13&!A12&!A11; /*设置WP端口*/

PORT7=!A14&!A13&!A12&!A11; /*清除WP端口*/

PORT8=!A14&!A13&!A12&!A11; /*设置CE1端口*/

PORT9=!A14&!A13&!A12&!A11; /*清除CE1端口*/

PORTA=!A14&!A13&!A12&!A11; /*读RY/BY状态端口*/

PORTB=!A14&!A13&!A12&!A11; /*设置CE2端口*/

PORTC=!A14&!A13&!A12&!A11; /*清除CE2端口*/

/*逻辑方程*/

READY.OE=PORTA&READ;/*Ready只通过PORTA读取*/

READY=RY_BY；

CLE=PORT1;

ALE=WRTIE & PORT2＃ALE&!(WRITE & PORT3)#ALE & PORT2);

SE=WRITE&PORT4#SE&!(WRITE & PORT5)#SE & PORT4;

WP=WRITE & PORT6#WP&!(WRITE & PORT7)# WP & PORT6;

CE1=WRITE &PORT8#CE &!(WRITE &PORT9)#CE &PORT8;

《AM30L V0064D在单片机系统中的典型应用(第3页)》