在Protel99SE下实现可编程逻辑器件设计
号,20脚作为AD8184的输出使能,参见图2。
图3信号逻辑关系图
3.3创建包括头信息的源文件
在PLD99的开发环境下,根据上述设想及管脚分配,利用Protel99se模板和硬件描述语言CUPL定义输入输出管脚,以创建包括头信息的文本文件Tan-Shang.pld,然后用CUPL语言写出如下的中间变量逻辑式和逻辑等式?注:由于描述变量EN的乘积项过多,故将变量EN分成中间变量EN1和EN2?,并完善文本文件。经过一系列设置后便可编译原文件,编译成功后会提示Compilationsuccessful,方法如下:
/**DeclarationsandIntermediateVariables**/
EN1=!(k1&k2&k3&k4&syn2&syn3&syn4&syn5
#!k1&k2&k3&k4&!syn2&syn3&syn4&syn5
#k1&!k2&k3&k4&syn2&!syn3&syn4
&syn5
#!k1&!k2&k3&k4&!syn2&!syn3&syn4&syn5
#k1&k2&!k3&k4&syn2&syn3&!syn4&syn5
#!k1&k2&!k3&k4&!syn2&syn3&!syn4&syn5
#k1&!k2&!k3&k4&syn2&!syn3&!syn4&syn5
#!k1&!k2&!k3&k4&!syn2&!syn3&!syn4&syn5??
EN2=!(k1&k2&k3&!k4&syn2&syn3&syn4&!syn5
#!k1&k2&k3&!k4&!syn2&syn3&syn4&!syn5
#k1&!k2&k3&!k4&syn2&!syn3&syn4&!syn5
#!k1&!k2&k3&!k4&!syn2&!syn3&syn4&!syn5
#k1&k2&!k3&!k4&syn2&syn3&!syn4&!syn5
#!k1&k2&!k3&!k4&!syn2&syn3&!syn4&!syn5
#k1&!k2&!k3&!k4&syn2&!syn3&!syn4&!syn5
#!k1&!k2&!k3&!k4&!syn2&!syn3&!syn4&!syn5);/**LogicEquations**/
EN=EN1&EN2?
A1=!syn1&!EN?
A0=!syn0&!EN?
a=!A1&!A0&!EN?
b=!A1&A0&!EN?
c=A1&!A0&!EN?
d=A1&A0&!EN?
图4查看波形输出文件
3.4设置仿真向量
通过创建仿真测试文件TanShang.SI可进行仿真测试,以产生如图3的仿真波形,当编译和仿真成功后,即可得到可下载到可编程逻辑器件的JED文件。该仿真测试文件Tanshang.SI如下:
《在Protel99SE下实现可编程逻辑器件设计(第2页)》
本文链接地址:http://www.oyaya.net/fanwen/view/141851.html
图3信号逻辑关系图
3.3创建包括头信息的源文件
在PLD99的开发环境下,根据上述设想及管脚分配,利用Protel99se模板和硬件描述语言CUPL定义输入输出管脚,以创建包括头信息的文本文件Tan-Shang.pld,然后用CUPL语言写出如下的中间变量逻辑式和逻辑等式?注:由于描述变量EN的乘积项过多,故将变量EN分成中间变量EN1和EN2?,并完善文本文件。经过一系列设置后便可编译原文件,编译成功后会提示Compilationsuccessful,方法如下:
/**DeclarationsandIntermediateVariables**/
EN1=!(k1&k2&k3&k4&syn2&syn3&syn4&syn5
#!k1&k2&k3&k4&!syn2&syn3&syn4&syn5
#k1&!k2&k3&k4&syn2&!syn3&syn4
&syn5
#!k1&!k2&k3&k4&!syn2&!syn3&syn4&syn5
#k1&k2&!k3&k4&syn2&syn3&!syn4&syn5
#!k1&k2&!k3&k4&!syn2&syn3&!syn4&syn5
#k1&!k2&!k3&k4&syn2&!syn3&!syn4&syn5
#!k1&!k2&!k3&k4&!syn2&!syn3&!syn4&syn5??
EN2=!(k1&k2&k3&!k4&syn2&syn3&syn4&!syn5
#!k1&k2&k3&!k4&!syn2&syn3&syn4&!syn5
#k1&!k2&k3&!k4&syn2&!syn3&syn4&!syn5
#!k1&!k2&k3&!k4&!syn2&!syn3&syn4&!syn5
#k1&k2&!k3&!k4&syn2&syn3&!syn4&!syn5
#!k1&k2&!k3&!k4&!syn2&syn3&!syn4&!syn5
#k1&!k2&!k3&!k4&syn2&!syn3&!syn4&!syn5
#!k1&!k2&!k3&!k4&!syn2&!syn3&!syn4&!syn5);/**LogicEquations**/
EN=EN1&EN2?
A1=!syn1&!EN?
A0=!syn0&!EN?
a=!A1&!A0&!EN?
b=!A1&A0&!EN?
c=A1&!A0&!EN?
d=A1&A0&!EN?
图4查看波形输出文件
3.4设置仿真向量
通过创建仿真测试文件TanShang.SI可进行仿真测试,以产生如图3的仿真波形,当编译和仿真成功后,即可得到可下载到可编程逻辑器件的JED文件。该仿真测试文件Tanshang.SI如下:
《在Protel99SE下实现可编程逻辑器件设计(第2页)》