在Protel99SE下实现可编程逻辑器件设计

摘要：通过工程实例介绍了在ＤＳＰ?ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｉｎｇ数字信号处理?系统设计中，利用ＰＲＯ-ＴＥＬ９９ＳＥ嵌套的ＡｄｖａｎｃｅｄＰｒｏｔｅｌＰＬＤ９９硬件描述语言ＣＵＰＬ进行可编程逻辑器件设计的方法。
　　关键词：可编程逻辑器件(ＰＬＤ)；硬件描述语言(ＣＵＰＬ)；Ｐｒｏｔｅｌ９９ｓｅ
　　
　　１引言
　　
　　在以往的ＤＳＰ设计中，采用ＴＴＬ、ＣＭＯＳ电路和专用数字电路进行设计时，器件对电路的处理功能是固定的，用户不能定义或修改其逻辑功能。但随着电子技术的发展和工程对所需功能复杂程度的进一步提高，系统将需要很多芯片，这样，在芯片之间，以及芯片和印刷电路板的布线和接点也相应增多，因而导致系统的可靠性下降和功耗增加，这样也就越来越不能满足工程实际的需要。而大规模可编程逻辑器件?ＰＬＤ：ＰｒｏｇｒａｍｍａｂｌｅＬｏｇｉｃＤｅｖｉｃｅ?和基于芯片的ＥＤＡ?ＥｌｅｃｔｒｏｎｉｃＤｅｓｉｇｎＡｕｔｏｍａｔｉｃ电子设计自动化?工具软件则可以解决这一问题。半导体技术的提高使ＡＳＩＣ?ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ：特定用途集成电路?设计技术日趋完善，同时可编程逻辑器件在结构、工艺、集成度、功能、速度、灵活性等方面的改进和提高，也为高效率、高质量、灵活设计数字系统提供了可靠性。此外，ＣＰＬＤ?ＣｏｍｐｌｅｘＰｒｏ-ｇｒａｍｍａｂｌｅＬｏｇｉｃＤｅｖｉｃｅ?或ＦＰＧＡ?ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＡｒｒａｙ?技术的出现，又为ＤＳＰ提供了一种崭新的方法，并使ＣＰＬＤ或ＦＰＧＡ设计的ＤＳＰ系统具有良好的实用性和极强的实时性。
　　
　　在Ｐｒｏｔｅｌ９９ｓｅ嵌套的ＰＬＤ９９的开发环境下，可编程逻辑器件设计可以直接面向用户要求，自上而下地逐层完成相应的描述、综合、优化、仿真与验证，直到生成能够下载到器件的ＪＥＤ文件，该方法结构严谨，易于操作，其设计流程如图１所示。
　　
　　２实例介绍
　　
　　在某工程中，要求利用ＳＹＮ０，ＳＹＮ１，ＳＹＮ２，ＳＹＮ３，ＳＹＮ４，ＳＹＮ５作为同步信号进行６４个通道的选择，以使６４个通道在不同时刻进行工作，电路产生的发射脉冲连接在６４个双晶探头上，然后将双晶探头产生的原始回波信号ａ１，ｂ１，ｃ１，ｄ１经过ＡＤ８１８４?四选一开关?输出到信号板进行处理。
　　
　　３设计过程
　　
　　３．１确定设计目的
　　
　　由于每一通道的电路都是相同的，考虑到硬件电路以及电路板容量的问题，可先将６４个通道分成１６组，即每块电路ＰＣＢ板设计四个通道，这１６组利用ＳＹＮ２，ＳＹＮ３，ＳＹＮ４，ＳＹＮ５和拨码开关Ｓ１选通，然后利用ＳＹＮ０，ＳＹＮ１产生选通每块电路板的四个通道的选通信号Ａ０、Ａ１和输出使能ＥＮ，其电路原理如图２所示，信号的先后次序及逻辑关系见图３。
　　
　　３．２ＰＬＤ器件的选择和输入输出的确定
　　
　　由于ＣＵＰＬ语言与器件和生产厂家无关，根据设计目的和要求，最简单、最常用的ＧＡＬ２２Ｖ１０可以作为目标器件。根据ＧＡＬ２２Ｖ１０的技术资料和器件各个管脚的定义，可将同步信号ＳＹＮ０，ＳＹＮ１，ＳＹＮ２，ＳＹＮ３，ＳＹＮ４，ＳＹＮ５和拨码开关Ｓ１的四个管脚作为输入信号，即选择２～１１为输入管脚，１３脚直接接地，１４～２０为输出管脚，其中１４～１７脚用来进行通道选择，１８、１９脚作为ＡＤ８１８４的选通信

《在Protel99SE下实现可编程逻辑器件设计》