PCI总线和DSP芯片的图像处理平台的硬件设计

送要求；也可作为ＰＣＩ总线主控设备，访问其它ＰＣＩ总线设备。Ｓ５９３３的峰值传送速率为１３２Ｍｂｐｓ(３２位ＰＣＩ数据线)。Ｓ５９３３提供了３个物理总线接口：ＰＣＩ总线接口、外加总线接口（ＡＤＤ－ＯＮＢＵＳ）；可选的ＮＶ存储器接口。用户可根据需要设计Ｓ５９３３与外加总线接口相连接的逻辑电路和配置空间的初始化，而不必考虑ＰＣＩ总线规范众多的协议，从而将复杂的ＰＣＩ总线接口关系转化为简单的８／１６／３２位外加总线（ＡＤＤ－ＯＮＢＵＳ）接口关系。Ｓ５９３３芯片功能框图如图２所示。
　　
　　ＰＣＩ总线与外加总线之间的数据传输可以通过内部先入先出存储器（ＦＩＦＯ）、邮箱寄存器（Ｍａｉｌｂｏｘ）和数据直传通道（Ｐａｓｓ－Ｔｈｒｕ）三种通道进行。各通道都包括两组寄存器以分别完成ＰＣＩ总线和ＡＤＤ－ＯＮ总线接口双向数据传输，为使用者提供较为宽松而灵活的设计空间。
　　
　　可编程视频解码芯片采用ＳＡＡ７１１３；该芯片是可编程视频处理芯片，采用ＣＭＯＳ工艺。通过简单的Ｉ２Ｃ总线可以对其实现编程控制；内部包含两路模拟处理通道，能实现视频源的选择、抗混叠（去假频）滤波、模／数变换、自动嵌位、自动增益控制、时钟产生、多制式（ＰＡＬＢＧＨＩ、ＰＡＬＭ、ＰＡＬＮ、ＮＴＳＣＭ和ＮＴＳＣＮ）解码及亮度、对比度和饱和度控制。
　　
　　本系统采用软件模拟Ｉ２Ｃ总线的控制方式，通过ＤＳＰ的多
　　
　　
　　
　　功能口实现ＤＳＰ对ＳＡＡ７１１３的初始化等控制；根据ＳＡＡ７１１３输出的同步脉冲，通过使用可编程器件ＣＰＬＤ，产生图像帧存储器的地址信号、读写信号以及帧切换等控制信号，实现ＳＡＡ７１１３和ＤＳＰ之间的高速数据通讯。
　　
　　３ＤＳＰ与ＳＡＡ７１１３之间的无缝连接
　　
　　ＳＡＡ７１１３输出的是隔行视频信号，一帧图像需要传送两次，分别记为奇场图像和偶场图像；视频处理的对象是逐行排列的图像信号，因此必须等待一帧图像（连续的奇、偶两场信号）采集完后，合成到一个图像帧中才能进行后续处理。利用ＳＡＡ７１１３的同步信号，使用可编程逻辑器件ＣＰＬＤ构建控制器，可将图像数据写入帧存储器，解决图像帧合成问题。为了向前端处理器（ＤＳＰ）提供连续的图像信号，采用两个图像帧存储器Ａ和Ｂ交替存储的方式，来暂存采集到的图像数据和需要处理的图像数据，可实现图像的实时连续采集处理。
　　
　　ＤＳＰ与ＳＡＡ７１１３之间的硬件接口如图３所示，整个接口的控制逻辑，包括两个子模块：帧图像写入控制器和乒乓开关，由一块ＣＰＬＤ来完成。ＣＰＬＤ芯片采用ＡＬＴＥＲＡ公司的ＥＰＭ９３２０ＲＣ２０８。两组帧存储器Ａ和Ｂ采用ＣＹＰＲＥＳＳ公司生产的两块ＣＹ７Ｃ１０４９芯片，容量为５１２Ｋ×８ｂｉｔ，存取时间不超过１５ｎｓ，能满足图像实时采集要求。
　　
　　ＳＡＡ７１１３由数字视频输出口ＶＰＯ?眼７：０，输出视频数据。系统设置ＳＡＡ７１１３的输出数据为标准的ＩＴＵ６５６４?押２?押２ＹＵＶ格式，每一个象素的数据由两个连续的字节表示。为了方便地存储处理图像，系统仅取一帧图像中间的５１２×５１２个象素作为一帧，即所取图像帧为连续奇偶两场图像的中央５１２行，且每行取中间的５１２个象素的图像块。
　　
　　利用ＳＡＡ７１１３的同步信号，帧图像写入控制器模块产生帧存储器的地址信号、写信号以及帧切换信号之一（ＲＤＹ１）。ＳＡＡ７１１３输出的同步信号包括ＬＬＣ、ＲＴＳ０、ＲＴＳ１。ＬＬＣ是行锁定系统时钟输出，为象

《PCI总线和DSP芯片的图像处理平台的硬件设计(第2页)》