PCI总线和DSP芯片的图像处理平台的硬件设计

素时钟频率的两倍，即２７ＭＨｚ，用来同步数据采集，使得一个ＬＬＣ周期输出一个字节的图像数据。在图像数据有效时，其上升沿反相后作为帧存储器的ＷＥ＃信号。ＲＴＳ０、ＲＴＳ１的功能是通过编程设置ＳＡＡ７１１３功能寄存器确定的。ＲＴＳ０被设置为水平输出参考信号（行有效信号），ＲＴＳ０高电平时表示采集一行有效象素，低电平时表示场消隐信号?熏在ＲＴＳＯ上升沿后，帧图像写入控制器控制采集一行中间的５１２个象素数据，将其余的象素数据丢弃。ＲＴＳ１被设置为垂直输出参考信号和奇偶场信号，ＲＴＳ１高电平时表示采集奇场图像所需要的有效数据，在ＲＴＳ１上升沿时，开始采集奇场图像数据，同时它也被用来作为帧图像开始的信号；ＲＴＳ１低电平时表示采集偶场中所需要的图像数据，在ＲＴＳ１下降沿时，开始采集偶场图像数据。在ＲＴＳ１上升沿时，帧图像写入控制器控制采集２５６行象素数据作为奇场图像；在ＲＴＳ１下降沿时，顺次采集下面的２５６行象素数据作为偶场图像，其余的图像行数据丢弃。使用５１２Ｋ×８ｂｉｔ的静态存储器（ＳＲＡＭ），恰好可以存放一帧５１２×５１２×２×８ｂｉｔ的图像。在合成一帧图像时，对应的奇场图像的第ｎ个象素和偶场图像的第ｎ个象素在存储器内位置相差５１２×２×８ｂｉｔ，帧图像写入控制器通过把ＲＴＳ１（奇偶场有效）信号作为写入图像数据的帧存储器地址信号中的Ａ１，把场中有效行的计数输出信号作为帧存储器地址信号中的Ａ１[１８:１２],把行中有效象素的计数输出信号作为帧存储器地址信号中的Ａ１[１０:０],从而实现隔行信号变逐行信号存储在一图像帧存储器中。图４为图像采集同步信号时序图。当采集完一帧图像数据时，帧图像写入控制器产生ＲＤＹ１信号，通知乒乓开关。
　　
　　在ＣＰＬＤ内部构造一个乒乓开关控制模块，自动完成帧间读写两个通道接口的切换。其中帧图像写入控制器产生的写图像帧的地址信号Ａ１[１８:０]、写控制信号ＷＲ＃和ＳＡＡ７１１３的ＶＰＯ[７:０]组成了图像帧写通道的始端接口；ＤＳＰ读图像帧的地址线信号Ａ２[１８:０]、读控制信号Ｒ／Ｗ＃和数据线的低８位信号ＤＩ[７:０]组成了图像帧读通道的终端接口；ＲＤＹ１、ＲＤＹ２(ＦＸ０)作为帧切换就绪信号触发通道的切换。开始采集图像数据时，帧切换就绪信号ＲＤＹ１、ＲＤＹ２同时为假，图像帧写通道的始端接口信号与图像帧Ａ的接口信号ＲＤ、ＷＥ＃、Ａ[１８:０]和Ｄ[７:０]连接；ＳＡＡ７１１３的当前帧图像数据写入帧存储器Ａ；同时，图像帧读通道的终端接口与图像帧Ｂ的接口信号连接，ＤＳＰ从帧Ｂ中取出前一帧图像数据进行处理；当前帧的图像数据采集完时，帧图像写入控制器停止采集数据，置ＲＤＹ１为真；同理，当ＤＳＰ在处理完前一帧图像时，设置引脚ＦＸＯ置ＲＤＹ２为真。乒乓开关模块在检测到ＲＤＹ１、ＲＤＹ２同时为真时，切换通道的接口，此时图像帧写通道的始端接口与图像帧Ｂ的接口连接；ＳＡＡ７１１３的当前帧图像数据写入帧存储器Ｂ；图像帧读通道的终端接口与图像帧存储器Ａ的接口信号连接，ＤＳＰ从帧存储器Ａ中取出前一帧图像数据进行处理。这样两帧轮换进行，实现了图像的实时连续处理。
　　
　　在ＤＳＰ和ＳＡＡ７１１３之间所有控制信号的接口逻辑和时序转换都由ＣＰＬＤ来完成,增加了可靠性，简化了ＰＣＢ的版面，并且可以编程修改，提高了使用的灵活性。
　　
　　图4图像数据采集同步信号时序图
　　
　　４Ｓ５９３３与ＤＳＰ之间的接口设计
　　
　　Ｓ５９３３的三种数据传输方式有不同的特点，应用于不同的场合。
　　

《PCI总线和DSP芯片的图像处理平台的硬件设计(第3页)》