基于ADSP2106X的高速并行雷达数字信号处理系统

即采用图3所示的结构。但结合实际要求，本系统的结构框图见图4。其中FFT运算求模单元为6片ADSP2106X的集束多处理器并行结构，恒虚警处理单元为2片ADSP2106X的集束多处理器并行结构，显示录取设备为笔记本电脑。可编程逻辑器件负责控制整个系统的时序及相关逻辑。经过实际电路的测试，该系统达到了设计指标的要求。
　　
　　综上所述，基于ADSP2106X并行结构的雷达信号处理系统，所需外围器件少，电路设计简单。通过对处理单元进行各种软件编程就可实现系统的功能，具有很强扩展功能和通用性，大大缩短了研制周期，提高了系统的可靠性。这种通用结构还适用于很多高速实时处理的应用场合，具有广泛的推广应用价值。
　　
　　
　　
　　
　　
　

《基于ADSP2106X的高速并行雷达数字信号处理系统(第3页)》