基于PLD的嵌入式系统外存模块设计

而对RAM读写的时序依旧是图6，目的达到。考虑到插入一个等待周期后大大增加了读写时间，因此将AT29C1024-70JC换成廉价的AT29C1024-12JC(有效数据建立时间为120ns)[3]，系统依然能够稳定工作。通过使用，证明这种存储器设计方案是可行的。
　　
　　前面详细地介绍了一种实用的存储器扩展方法，该方法是基于PLD器件实现的，有效地解决了嵌入式系统，尤其是数据采集、存储系统中内存扩展的问题。该方法能够简化程序设计，并且不需要随C
　　
　　
　　
　　PU型号的变化而修改设计，具有很好的可移植性。同时还给出了一种较为复杂的单片机外部存储器的组织方案，包括了FlashROM和RAM构成的存储系统。最后提出了将READY信号由同步产生改为异步产生的方式，解决了CPU在高速RAM与低速FlashROM之间切换产生的问题，最终设计成了一套较为完善的CPU外部存储器系统。
　　
　　
　　
　

《基于PLD的嵌入式系统外存模块设计(第5页)》