具有USB2.0接口的高速数据采集卡设计
2字节的FIFO，端点2和端点4默认是OUT端点，端点6和端点8默认是IN端点，而端点2和6分别可以定义为2级、3级或4级的存储器，每级的大小也可以是512字节或1024字节。从EZ-USBFX2方向来看，一个端点相当于通过总线收发数据的缓冲区，EZ-USBFX2从OUT缓冲区中读取端点数据，将通过USB传的端点数据写入IN缓冲区。它求全责备速（12Mbps）和
高速（480Mbps）传输速率，并具有USB协议所规定的4种传输方式，即控制方式（controlmode）、中断传输方式（interruptmode）、批量传输方式（bulkmode）和等时传输方式（isochronousmode）。
EZ-USBFX2系列是基于RAM的“软”结构，在开发过程中允许无限制设置和升级；它支持全速USB总线吞吐量的传输，使用EZ-USBFX2进行设计，可以不受端点数、缓冲区大小和传输速度的限制；此外，其内核中做了大量的辅助指令，简化了编码，同时也加快了对USB特性的了解。基于以上EZ-USBFX2系列芯片的特性，在开发的过程中，采用了EZ-USBFX2系列中的CY7C68013芯片（128引脚），其简化结构如图2所示。
FX2可配置成三种不同的接口模式Ports、GPIFMaster和SlaveFIFO，本项目采用SlaveFIFO模式。在该模式下，外部逻辑或外部处理器直接连接到FX2的端点FIFO，GPIF没有被激活，因为外部逻辑可以直接控制FIFO，所以FIFO的基本控制信号（标志、片选、使能）由FX2的引脚引出。外部控制可以是同步或异步，可以使用内部时钟，也可以向FX2的接口提供外部时钟。
2.2FPGA芯片EP1C6-Q240
在本设计中，所用的FPGA采用Altera公司最新的CYCLONE芯片EP1C6-Q240。它是一款高速价比的FPCA芯片，工作电压为1.5V，采用0.13μm工艺技术，全铜SRAM工艺，其存储器密度可达5980个逻辑单元，包含20个128×36位的RAM块，总的RAM空间达到92160位，内嵌了2个锁相环电路和一个用于连接SDRAM的特定双数据率（deficateddatarate）接口。此外，该芯片还支持多种不同的I/O标准（包括PCI接口，可连接ASSP和ASIC设备的接口以及串行设备接口等）。
这里FPGA的作用除了与SDRAM构成一个大容量的FIFO以外，还需要完成一些控制功能。对于本文的应用，需要完成HDB3码到NRZ码的转换及数据的串并转换等。具体问题要具体分析，用户可根据自己的需求对FPGA进行编程。
2.3A/D转换芯片MAX1180
MAX1180是Maxim公司的双通道105Msps、3.3V工作电压、低功耗的高速A/D芯片，采样数据10位电平量化。它是采用差分输入，带有宽带跟踪/保持（track-and-hold）的双通道9级流水线型结构的ADCs，如图3所示。实际的芯片包括两个图示的电路，作为输入的两路通道，互不干扰。各路采样信号每半个时钟周期通过一个STAGE，完成连续转换到数据输出共需5个时钟周期。每个流水线首先通过一个1.5位的快闪ADC对输入电码量化，然后再由DAC产生一个对应于量化结果的电压并与输入电压作差，输出电压放大2倍后送到下一级流水线处理。A/D-D/A两次变化以及差分处理的目的在于进行差错校正，以保证在流水线上的各个阶段，ADC的偏移量得到补偿并且无代码丢失。
2.4硬件连接
根据系统对数据传输的速度和实时性的要求，配置CY7C68013工作的接口模式为SlaveFIFO模式。当进行数据采集时，硬件连接方式如图4所示。
A/D转换器的采样时钟同时作为CY7C68013的SlaveFIFO模式的读写控制时钟，即CY7C68013的接口时钟连接到IFCLK引脚。SCWR/SLRD是CY7C68013SlaveFIFO的写使能/读允许信号。FPGA向C7C68013SlaveFIFO提供SlaveFIFO输出允许信号SLOE，仅在数据输出时有效。FD[15:0]为16位双向数据总线。FIFOADR1：0》为端点FIFO选择信号。在数据输入时固定为00，选择的是端点2；在数据输出时固定为10，选择的是端点6。
3USB数据采集卡软件
软件设计是一个USB设备开发的必备环节。USB应用系统软件设计分为三部分：初始化软件、主机操作系统上的客户驱动程序以及主机应用程序。初始化软件是下载到控制器中的固件代码，它响应各种来自系统的USB标准请求（包括USB设备的枚举、驱动程序的选择加载等），完成连接设备和主机的任务。主机应用软件通过客户驱动程序与系统USBI（USBDev 《具有USB2.0接口的高速数据采集卡设计(第2页)》
本文链接地址：http://www.oyaya.net/fanwen/view/143680.html
高速（480Mbps）传输速率，并具有USB协议所规定的4种传输方式，即控制方式（controlmode）、中断传输方式（interruptmode）、批量传输方式（bulkmode）和等时传输方式（isochronousmode）。
EZ-USBFX2系列是基于RAM的“软”结构，在开发过程中允许无限制设置和升级；它支持全速USB总线吞吐量的传输，使用EZ-USBFX2进行设计，可以不受端点数、缓冲区大小和传输速度的限制；此外，其内核中做了大量的辅助指令，简化了编码，同时也加快了对USB特性的了解。基于以上EZ-USBFX2系列芯片的特性，在开发的过程中，采用了EZ-USBFX2系列中的CY7C68013芯片（128引脚），其简化结构如图2所示。
FX2可配置成三种不同的接口模式Ports、GPIFMaster和SlaveFIFO，本项目采用SlaveFIFO模式。在该模式下，外部逻辑或外部处理器直接连接到FX2的端点FIFO，GPIF没有被激活，因为外部逻辑可以直接控制FIFO，所以FIFO的基本控制信号（标志、片选、使能）由FX2的引脚引出。外部控制可以是同步或异步，可以使用内部时钟，也可以向FX2的接口提供外部时钟。
2.2FPGA芯片EP1C6-Q240
在本设计中，所用的FPGA采用Altera公司最新的CYCLONE芯片EP1C6-Q240。它是一款高速价比的FPCA芯片，工作电压为1.5V，采用0.13μm工艺技术，全铜SRAM工艺，其存储器密度可达5980个逻辑单元，包含20个128×36位的RAM块，总的RAM空间达到92160位，内嵌了2个锁相环电路和一个用于连接SDRAM的特定双数据率（deficateddatarate）接口。此外，该芯片还支持多种不同的I/O标准（包括PCI接口，可连接ASSP和ASIC设备的接口以及串行设备接口等）。
这里FPGA的作用除了与SDRAM构成一个大容量的FIFO以外，还需要完成一些控制功能。对于本文的应用，需要完成HDB3码到NRZ码的转换及数据的串并转换等。具体问题要具体分析，用户可根据自己的需求对FPGA进行编程。
2.3A/D转换芯片MAX1180
MAX1180是Maxim公司的双通道105Msps、3.3V工作电压、低功耗的高速A/D芯片，采样数据10位电平量化。它是采用差分输入，带有宽带跟踪/保持（track-and-hold）的双通道9级流水线型结构的ADCs，如图3所示。实际的芯片包括两个图示的电路，作为输入的两路通道，互不干扰。各路采样信号每半个时钟周期通过一个STAGE，完成连续转换到数据输出共需5个时钟周期。每个流水线首先通过一个1.5位的快闪ADC对输入电码量化，然后再由DAC产生一个对应于量化结果的电压并与输入电压作差，输出电压放大2倍后送到下一级流水线处理。A/D-D/A两次变化以及差分处理的目的在于进行差错校正，以保证在流水线上的各个阶段，ADC的偏移量得到补偿并且无代码丢失。
2.4硬件连接
根据系统对数据传输的速度和实时性的要求，配置CY7C68013工作的接口模式为SlaveFIFO模式。当进行数据采集时，硬件连接方式如图4所示。
A/D转换器的采样时钟同时作为CY7C68013的SlaveFIFO模式的读写控制时钟，即CY7C68013的接口时钟连接到IFCLK引脚。SCWR/SLRD是CY7C68013SlaveFIFO的写使能/读允许信号。FPGA向C7C68013SlaveFIFO提供SlaveFIFO输出允许信号SLOE，仅在数据输出时有效。FD[15:0]为16位双向数据总线。FIFOADR1：0》为端点FIFO选择信号。在数据输入时固定为00，选择的是端点2；在数据输出时固定为10，选择的是端点6。
3USB数据采集卡软件
软件设计是一个USB设备开发的必备环节。USB应用系统软件设计分为三部分：初始化软件、主机操作系统上的客户驱动程序以及主机应用程序。初始化软件是下载到控制器中的固件代码，它响应各种来自系统的USB标准请求（包括USB设备的枚举、驱动程序的选择加载等），完成连接设备和主机的任务。主机应用软件通过客户驱动程序与系统USBI（USBDev 《具有USB2.0接口的高速数据采集卡设计(第2页)》
★读了本文的人也读了：