基于TH71101的FSK/ASK数字接收电路设计

部结构与工作原理

TH71101内部结构框图如图1所示。芯片内包含低噪声放大器（LNA）、两级混频器（MIX1、MIX2）、锁相环合成器（PLL Synthesizer）、基准晶体振荡器（RO）、充电泵（CP）、中频放大器（IFA）、相频检波器（PFD）等电路。

LNA是一个高灵敏度接收射频信号的共发、共基放大器。混频器1（MIX1）将射频信号下变频到中频1（IF1），混频器2（MIX2）将中频信号1下变频到中断信号2（IF2），中频放大器（IFA）放大中频信号2和限幅中频信号并产生RSSI信号。相位重合解调器和混频器3解调中频信号。运算放大器（OA）进行数据限幅、滤波和ASK检测。锁相环合成器由压控振荡器（VCO1）、反馈式分频器（DIV16和DIV2）、基准晶体振荡器（RO）、相频检波器（PFD）、充电泵（CP）等电路组成，产生第1级和第2级本振信号LO1和LO2。

图2 FSK接收电路图

    使用TH71101接收器芯片可以组成不同的电路结构，以满足不同的需求。对于FSK/FM接收，在相位重合解调器中使用IF谐振回路。谐振回路可由陶瓷谐振器或者LC谐振回路组成。对于ASK结构，RSSI信号馈送到ASK检波器，ASK检波器由OA组成。

图3 ASK接收电路

    TH71101采用两级下变频。MIX1和MIX2由芯片内部的本振信号LO1和LO2驱动，与射频前端滤波器共同实现一个高的镜像抑制，如表2和表3所列。有效的射频前端滤波是在LNA的前端使用SAW、陶瓷或者LC滤波器，在LNA的输出使用LC滤波器。

表2 基准频率fREF、本振频率fL0、中频fIF与FRF镜像抑制关系

注入类型 低  端 高  端 fREF （fRF-fIF）/16 fRF+fIF/16 fLO 16·fREF 16·fREF fIF fRF-fLO fLO-fRF fRF image fRF-2fIF fRF+2fIF

表3 在fIF=10.7MHz时，基准频率fREF、本振频率fL0与fRF镜像抑制的关系

参  数 fRF=315MHz fRF=315MHz fRF=433.6MHz fRF=433.6MHz 低 高 低 高 fREF/MHz 19.01875 20.35625 26.43125 27.76875 fLO/MHz 304.3 325.7 422.9 444.3 fRF image/MHz 293.6 336.4 412.2 455.0

4 应用电路设计

基于TH71101的FSK和ASK应用电路如图2、3所示。TH71101与单片机的接口电路如图4所示。

ENRX=“0”时，接收模块进入待机状态，ENRX=“1”时，接收模块进入接收状态。TH71101解调输出数据经RXD进入单片机，数据格式和数据速率由用户根据需要确定。应注意的是：FSK数据速率不能超过40kb/s，ASK数据速率不能超过80kb/s。

《基于TH71101的FSK/ASK数字接收电路设计(第2页)》