MPC860在七号信令网关中的应用

时使用TSA的两个TDM（TDMa和TDMb），每条信道可以独立地配置成HDLC或透明传输（transparent）模式。
　　
　　HDLC控制器为MTP2与MTP3通信提供可靠的物理链路，每个HDLC控制器可以提供多条HDLC链路。HDLC控制器由MPC860通过PCI桥配置，PCI桥则由专门的桥接芯片来实现。桥接芯片和MPC860通过PPC总线相连（称作Qbus），与HDLC控制器都挂接在PCI总线上。桥接芯片完成Qbus和PCI总线之间电路特性的转换、数据传递以及地址和存储空间的映射。
　　
　　内存（SDRAM）用来存放用户数据和代码，为程序运行和保存临时文件提供空间。由于系统中有不同的总线主设备要用SDRAM存储数据和代码，各设备并不都能提供内部地址复用功能，所以SDRAM采用外部地址复用。可以根据实际需要采取不同大小的内存。上电引导Flash用来固化上电引导程序、操作系统内核以及用户应用程序。
　　
　　为便于调试，系统提供RS232串口和10Mbps/100Mbps网口与计算机通信。串口使用MPC860的SMC1或SCM2，通过RS232收发器完成RS232电平转换。10Mbps和100Mbps网口可分别采用串行通信控制器SCC和快速以太网控制器FEC。通过这些调试口可以完成操作系统内核和应用程序的加载，对系统性能和运行状况进行实时监控。
　　
　　另外系统还采用MPC860的BDM（BackgroundDebugMode）作为系统的调试端口，应用VisionCLICK或XRAY等调试软件对系统进行调试，完成操作系统内核的加载和固化等。
　　
　　可编程逻辑模块CPLD主要用来实现：
　　
　　（1）各模块间时序关系的调整；
　　
　　（2）译码逻辑；
　　
　　（3）系统运行状态的监测；
　　
　　（4）为调试而设计的其他相关逻辑控制。
　　
　　（5）CPLD的具体实现可以有多种选择，如Xilinx的Foundation、Maxplus等。
　　
　　3.2软件实现
　　
　　针对系统硬件设计，系统软件分成相应的几个模块，主要包括BSP、数据链路初始化和MTP2,如图4所示。
　　
　　(1)BSP(BoardSupportPacket)为Vxworks操作系统内核提供基本硬件接口，完成上电后的硬件初始化，支持Vxworks与硬件驱动的通信。根据系统硬件的实际应用情况，制作生成BootROM映像和Vxworks映像。其中BootROM映像完成最小的系统初始化，同时为装载Vxworks映像提供环境。
　　
　　（2）初始化模块包括了对E1接口、数据交换网络、HDLC控制模块和桥接芯片的初始化，使得各
　　
　　
　　
　　模块处于激活或工作状态；
　　
　　（3）MTP2一方面根据MTP3的编程功能，把要发送的信令消息发到信令数据链路上去，同时把接收的信令消息传送到MTP3；另一方面，还要在信令点终端内或两个终端之间传递信令链路状态信息及处理机状态信道，并根据这些信息采取一定的控制处理措施。MTP2可分为链路状态控制、起始定位控制、处理机故障控制、基本发送控制、基本接收控制、定位误差率监视、信号单元误差监视和拥塞控制等模块。
　　
　　七号信令处理子系统为用户提供了64kbps和2Mbps两种信令链路，可以满足不同的

《MPC860在七号信令网关中的应用(第3页)》