多路异步串行通信系统在光纤陀螺组合中的设计与实现
·16字节的发送与接收FIFO;
·接收控制和发送控制相互独立的四通道选择;
·四个可选的接收FIFO中断触发级;
·标准MODEM接口;
·最高可达1.5M的波特率,其波特率发生器可编程;
·数据位长度为5、6、7、8,停止位长度为1、1.5、2;
·具有偶校验、奇校验或无校验模式。
ST16C554不仅能将DSP发送的数据进行并/串转换,还能将从外设或MODEM接收的数据进行串/并转换,能够同时完成四个独立通道的收发。同时,ST16C554还具有四组独立的16字节的接收与发送FIFO,可以通过使能FIFO及设置FIFO中断触发级有效地减少CPU的中断,提高系统效率及可靠性。
2系统硬件设计
系统的硬件设计框图如图2所示。该硬件系统由电源转换电路、
电源监控电路、DSP、SDRAM、FLASHROM、UART、电平转换芯片及可编程逻辑芯片等组成。电源转换电路完成5V至3.3V/1.8V的DC-DC转换,提供系统设计中所有低压芯片的电源。电源监控电路用来监控系统所有电源电压,当电源电压低于额定值时,DSP及UART复位,对芯片起保护作用。ST16C554UART同时完成A、B、C、D四个通道的通信,其中A、B、C三个通道完成三路RS232的异步收发,波特率为115.2kBPS,D通道完成RS485/422的通信,波特率为921.6kBPS,且波特率可以在相应的控制寄存器中分别设置。当外接晶振为14.7456MHz时,可以方便地完成上述波特率的设置。多路UART-RS232电平转换器件MAX3245转换速率可达1MBPS。可编程逻辑芯片为XILINX公司的CPLD(XC9572XL),用以完成系统中所有的逻辑控制。
当DSP对UART进行读写操作时,必然涉及到UART的实际地址在DSP中的转换。本方案中DSP的CE3空间设为8位异步模式,相应的地址范围为0xB0000000~0xBFFFFFFF。而对应于UART的读写操作地址以及四个独立通道的选通地址,就要加上相应的偏移量。相应的读写及片选逻辑由CPLD完成。CPLD相应的内部逻辑如下:
——CE3COMMUNICATIONSPACEADDR=B0000000—BFFFFFFF
D3:CSF3<=CE3OR(NOTEA5);--通道CFOG3ADDR=B0000008
CSF2<=CE3OR(NOTEA4);--通道BFOG2ADDR=B0000004
CSFl<=CE3OR(NOTEA3);--通道AFOG1ADDR=B0000002
CSF4<=CE30R(NOTEA2);--通道DRS422ADDR=B0000001
其中,CSF1~CSF4为通道选择信号,低电平有效;EA2~EA5为DSP的地址线。
3软件设计
该系统软件设计包括PC机、TMS320C711及ST16C554的初始化和通信协议等。下面将结合本系统的硬件给出TMS320C711初始化ST16C554的程序。初始化的主要任务是设置操作每个通道所需要的参数,这些参数包括串 《多路异步串行通信系统在光纤陀螺组合中的设计与实现(第2页)》
本文链接地址:http://www.oyaya.net/fanwen/view/145014.html
·接收控制和发送控制相互独立的四通道选择;
·四个可选的接收FIFO中断触发级;
·标准MODEM接口;
·最高可达1.5M的波特率,其波特率发生器可编程;
·数据位长度为5、6、7、8,停止位长度为1、1.5、2;
·具有偶校验、奇校验或无校验模式。
ST16C554不仅能将DSP发送的数据进行并/串转换,还能将从外设或MODEM接收的数据进行串/并转换,能够同时完成四个独立通道的收发。同时,ST16C554还具有四组独立的16字节的接收与发送FIFO,可以通过使能FIFO及设置FIFO中断触发级有效地减少CPU的中断,提高系统效率及可靠性。
2系统硬件设计
系统的硬件设计框图如图2所示。该硬件系统由电源转换电路、
电源监控电路、DSP、SDRAM、FLASHROM、UART、电平转换芯片及可编程逻辑芯片等组成。电源转换电路完成5V至3.3V/1.8V的DC-DC转换,提供系统设计中所有低压芯片的电源。电源监控电路用来监控系统所有电源电压,当电源电压低于额定值时,DSP及UART复位,对芯片起保护作用。ST16C554UART同时完成A、B、C、D四个通道的通信,其中A、B、C三个通道完成三路RS232的异步收发,波特率为115.2kBPS,D通道完成RS485/422的通信,波特率为921.6kBPS,且波特率可以在相应的控制寄存器中分别设置。当外接晶振为14.7456MHz时,可以方便地完成上述波特率的设置。多路UART-RS232电平转换器件MAX3245转换速率可达1MBPS。可编程逻辑芯片为XILINX公司的CPLD(XC9572XL),用以完成系统中所有的逻辑控制。
当DSP对UART进行读写操作时,必然涉及到UART的实际地址在DSP中的转换。本方案中DSP的CE3空间设为8位异步模式,相应的地址范围为0xB0000000~0xBFFFFFFF。而对应于UART的读写操作地址以及四个独立通道的选通地址,就要加上相应的偏移量。相应的读写及片选逻辑由CPLD完成。CPLD相应的内部逻辑如下:
——CE3COMMUNICATIONSPACEADDR=B0000000—BFFFFFFF
D3:CSF3<=CE3OR(NOTEA5);--通道CFOG3ADDR=B0000008
CSF2<=CE3OR(NOTEA4);--通道BFOG2ADDR=B0000004
CSFl<=CE3OR(NOTEA3);--通道AFOG1ADDR=B0000002
CSF4<=CE30R(NOTEA2);--通道DRS422ADDR=B0000001
其中,CSF1~CSF4为通道选择信号,低电平有效;EA2~EA5为DSP的地址线。
3软件设计
该系统软件设计包括PC机、TMS320C711及ST16C554的初始化和通信协议等。下面将结合本系统的硬件给出TMS320C711初始化ST16C554的程序。初始化的主要任务是设置操作每个通道所需要的参数,这些参数包括串 《多路异步串行通信系统在光纤陀螺组合中的设计与实现(第2页)》