ARINC429总线收发器芯片DEI1016的原理及应用

校验产生器、发送器定时器和一个ＴＴＬ输出电路。其中８×３２ｂｉｔ ＦＩＦＯ 可由用户进行操作（如装载、使能、非使能等）；通过装载发送器数据字（ＬＤ１）或者（ＬＤ２）脉冲沿可以把第一个１６位字（字１）或第二个１６位字（字２）放到数据线上；ＬＤ１总是先于ＬＤ２。如果缓存已满且新数据已被ＬＤ１和ＬＤ２脉冲沿打入，缓存里的最后一个３２位字将被覆盖；而当ＥＮＴＸ为逻辑“１”时，ＦＩＦＯ时钟被激活，同时，数据被串行移到发送器驱动器上；然后在发送时钟（ＴＸＣＬＫ）１ＭＨｚ下通过ＤＯ?Ａ?和ＤＯ?Ｂ?差分输出，ＤＥＩ１０１６和ＢＤ４２９连接见图４所示。

    ３．３ 主机接口

ＣＰＵ外围Ｉ／Ｏ设备的接口芯片一般都有片选、读、写信号和选择片内寄存器的若干地址线。但ＤＥＩ１０１６有点特殊，它的每一个寄存器操作信号都需要对ＣＰＵ信号进行译码产生。因此，选择ＣＰＵ时，最好直接选择外部数据总线为１６Ｂｉｔ以上的ＣＰＵ，如ＴＩ公司的ＴＭＳ３２０Ｆ２４０等。

４　ＤＥＩ１０１６的应用

４．１ ＤＥＩ１０１６与ＢＤ４２９ＨＷ的连接

ＤＥＩ１０１６的应用主要是数据通讯。它一般和ＣＰＵ、可编程器件一起形成智能通讯模块，图５是由ＤＥＩ１０１６构成的数据通讯系统原理图。该数据通讯模块的控制逻辑以ＣＰＵ提供的Ｉ／Ｏ操作信号ＩＳ和读写信号ＲＤ、ＷＲ以及地址Ａ２、Ａ１为输入来为ＤＥＩ１０１６产生操作信号，如读第一路接收数据寄存器信号 ＲＤ４２９Ａ、第二路 ＲＤ４２９Ｂ、发送低字选通信号 ＷＲ４２９ＬＷ、高字 ＷＲ４２９ＨＷ、发送使能控制 ＴＸ４２９ＥＮ等。控制逻辑和ＣＰＵ同时监视ＤＥＩ１０１６的３个状态信号，包括第一路接收准备好信号 Ｒｘ１ＲＤＹ、第二路Ｒｘ２ＲＤＹ和发送准备好Ｔｘ４２９ＲＤＹ。这些状态信号一方面可供软件查询，另一方面可由控制逻辑产生 ＩＮＴ中断请求。ＤＥＩ１０１６和ＣＰＵ接口比较简单，发送时经常和ＢＤ４２９配合使用。

    一般情况下，作为Ｉ／Ｏ外设的ＤＥＩ１０１６的读写速度要比ＣＰＵ慢，因此，应该用一个状态机进行速度匹配以便为ＣＰＵ产生ＲＥＡＤＹ信号。在发送使能信号ＴＸ４２９ＥＮ的控制下可以简单地把发送准备好信号 ＴＸ４２９ＲＤＹ反相后输出。亦即只要ＤＥＩ１０１６发送器有空闲，就允许发送。ＤＥＩ１０１６的发送器包括一个ＦＩＦＯ，它可以存储８个３２－Ｂｉｔ的４２９数据字。当ＣＰＵ填充ＤＥＩ１０１６的发送ＦＩＦＯ字数达到自定数目?如８个?时，系统将使能发送以发出ＦＩＦＯ中的数据。其实现逻辑用Ａｂｅｌ语言简写如下?

ＩＳ，ＲＤ，ＷＲ ｐｉｎ；

／／ ＣＰＵ方的Ｉ／Ｏ操作、读写信号，皆为低有效．

ＩＯＡｄｄｒ＝[Ａ２，Ａ１，Ｘ]；

／／ ＣＰＵ方Ｉ／Ｏ地址

ＥＮＴＸ４２９Ａ＝！ＴＸ４２９ＡＲＤＹ；

／／ ＡＲＩＮＣ４２９ 发送使能．

／／ 读 第一路 ＡＲＣＩＮ４２９ 接收寄存器 高低字．

！ＲＤ４２９Ａ ＝！ＩＳ ＆ ！ＲＤ ＆ （（ＩＯＡｄｄｒ ＝＝ ＲＸ４２９ＡＬＷ） ＃ （ＩＯＡｄｄｒ ＝＝ ＲＸ４２９ＡＨＷ））；

／／ 读 第二路 ＡＲＣＩＮ４２９ 接收寄存器 高低字．

《ARINC429总线收发器芯片DEI1016的原理及应用(第2页)》