单声道/立体声录放芯片MSM9841及其在数字语音录放机中的应用

    关键词：录放机  MSM9841  FIFO

1 引言

MSM9841是日本OKI（冲）电气半导体公司研制的带有1kbitFIFO（先进先出）存储器的单声道/立体声语音控制处理大规模集成芯片。它可以很方便的同外部系统或非半导体存储器进行接口，且具有多种录放模式。由于该芯片采用了较新的ADPCM2算法，因而可以保证非常高的语音回放质量。MSM9841的录音和回放功能可以由微处理器通过8/16bit的总线接口来进行控制。MSM9841采用56脚QFP封装，电源电压为2.7V～5.5V，振荡频率为4.096MHz时的代样频率有以下值可供选择：4.0 kHz、6.4 kHz、8.0 kHz、12.8 kHz、16.0 kHz、32.0 kHz（仅用于回放）；振荡频率为5.6448 MHz时，采样频率可以选择22.05 kHz或44.1 kHz（仅用于回放）。MSM9841具有8/16bit总线接口和DMA接口且内含低通滤波器、14bitA/D和D/A转换器，采样频率为16 kHz或更低；具有由用户定义（256/512/1024bit）的FIFO存储功能（当使用8 kHz采样频率，4bitADPCM2/ADPCM算法，非立体声模式时，其缓冲时间为32ms）；支持4种录放压缩算法，即4/5/6/7/8bit ADPCM2算法、4bit ADPCM算法、16 bit PCM算法和8bit非线性PCM算法；通过控制命令可实现8级音量控制（0dB～21dB）。
(凹丫丫范文网fanwen.oyaya.net收集整理)
2 引脚排列及功能

MSM9841的引脚排列如图1所示，各引脚的功能如下：

D15～D8：对于8 bit总线接口，这些管脚可以通过命令被定义到外部存储器的输入输出接口。否则，这些管脚只能定义为输入管脚。对于16 bit总线接口，这些管脚可用作外部存储器或微处理器的双向数据总线。

D7～D0：到外部存储器或微处理器的双向数据总线。

WR：写允许，低有效。

RD：读允许，低有效。

CS：读写功能允许，低有效（低电平时，允许读写功能操作）。

D/C：当该管脚为高电平时，语音数据可以从D0～D15引脚输入或输出。当该管脚为低电平时，D0～D7引脚用于输入控制命令或输出状态。

BUSY：当处于录音、回放、暂停状态时，该管脚输出低电平。

图2

    EMP：当FIFO存储器中无数据时该管脚输出高电平，通过命令可使该管脚由高电平变为低电平。

MID：当FIFO中的数据超过FIFO存储空间的一半时，该管脚输出高电平。在回放期间，MID为高电平时开始语音合成。通过命令可使MID由高电平变成低电平。当不使用FIFO时，该管脚可为语音的输入/输出提供一个同步信号。

FUL/DREQR：当FIFO存储空间已满时，该管脚输出高电平。在回放期间，该管脚为高电平，FIFO中不能写入数据。FUL/DREQR输出的高电平可由命令输入来将其改变成低电平。当选择DMA转换和立体声回放时，DREQR输出高电平信号表示需要DMA转换。DREQR输出的高电平亦可由命令输入平将其改变成低电平。

CH/DACKR：当选择立体声回放且CH为高电平时，EMP、MID或FUL管脚输出右移FIFO的状态。当CH为低电平时，EMP、MID或FUL管脚输出左移FIFO的状态。在录音和单声道回放时需将该管脚设置为低电平。当选择DMA转换和立体声回放时，该管脚为DACKR功能。在这种情况下，输入DMA转换应答信号到DACKR。当DACKR为低电平时，IOW信号被接受。DACKR输出的低电平可由命令输入来将其改变成高电平。

DREQL：当选择DMA转换和立体声回放时，DREQL输出高电平表示需要DMA转换。DREQL输出的高电平可由命令输入来将其改变成低电平。

DACKL：当DMA控制器允许DMA转换时，可输入一个信号到DACKL端。如果DACKL为低电平，IOW和IOR信号将被接