解调器MSM6882及其在无线数据通信中的应用

ＲＴ：接收数据时钟。使用时可用ＲＴ信号的下降沿同步ＲＤ脚数据。

ＣＦ：快速锁相控制。该端为“１”时， ＲＤ脚和ＲＴ脚的输出信号相位差大于２２．５°，相位校正将快速完成；如果相位差小于２２．５°，相位校正以低速进行。而在该脚为“０”时，无论ＲＤ脚和ＲＴ脚的输出信号相位差为多少，相位校正均以低速进行。通常情况下该脚接高电平，即选择快速锁相方式。

ＣＴ：同步方式选择。为“０”时，锁相环在５０比特内完成相位同步。为“１”时，锁相环在１８比特内完成相位同步。

ＦＴ：自环测试控制。通常接高电平。

ＶＤＤ：芯片电源端口。

３　ＭＳＭ６８８２的内部结构原理

ＭＳＭ６８８２的内部结构如图２所示。该电路主要由三个部分组成：发送电路、接收电路和时钟发生电路。发送电路包括调制器、发送低通滤波器和两个ＲＣ低通滤波器。它在ＰＲＥ和ＳＩＮ输入信号控制下可完成对输入二进制数据的调制或输入音频信号的滤波。在完成调制功能时，首先由调制器将输入数据调制为ＭＳＫ信号，再由发送滤波器和两个ＲＣ低通滤波器滤除高频分量并加以平滑后，输出到线路上。在完成音频滤波功能时，发送滤波器将与调制器断开而与ＴＩ端接通，从而直接将输入的音频信号滤波并送至线路。

接收电路由ＲＣ低通滤波器、混频器、接收带通滤波器、限幅器、采样保持电路、延迟检测器、检测后置滤波器和定时再生器组成。接收信号经接收滤波器滤除杂波后，可由限幅器和采样保持电路变换为方波信号输入延迟检测器。然后由延迟检测器恢复出解调数据，经检测滤波送入定时再生电路以提取接收时钟，最后将接收时钟和解调数据输出。

图3

    时钟发生电路可为整个电路提供时序信号。

４　应用电路

图３给出了ＭＳＭ６８８２的实际应用电路。此电路的通信波特率为１２００ｂｐｓ，由于ＭＳＭ６８８２的发送数据和接收数据均需要有同步时钟来同步，因此应选择８２Ｃ５１异步串行通信接口芯片来使ＭＳＭ６８８２与ＡＴ８９Ｓ５２微处理器相连接。通过ＡＴ８２Ｃ５１的ＲＴＳ脚可控制电台的ＰＴＴ，而ＲＴＳ则通过反相信号控制ＭＳＭ６８８２的发送使能。电台的ＳＰＫ脚和ＭＩＣ脚通过各自的耦合回路与ＭＳＭ６８８２的ＡＩ脚和ＡＯ脚相连。在设计时，８２Ｃ５１单片机ＣＬＫ脚的输入时钟周期应在０．４２μｓ到１．３５μｓ范围内，否则芯片可能不能正常工作。由于ＭＳＭ６８８２的ＡＯ脚的输出电平较高，因此，通过可调电阻Ｗ１可调节调制信号输入到电台的幅值。从电台接口出来的ＳＰＫ信号一路经信号限幅后送入ＭＳＭ６８８２的ＡＩ脚，另外一路经放大、检波、幅值比较后送入８２Ｃ５１的ＤＳＲ脚，以作为载波检测信号。同时，通过Ｗ２调节载波检测信号的灵敏度。当系统检测到该信号时，可以采取延时发送的方式来避免同频干扰和信道阻塞。对８２Ｃ５１的操作方法可参考相关书籍，这里不再重复。对于抗干扰性要求较高的场合，电台和调制解调器之间可采取加入传输线变压器的方法将两端的电信号进行隔离，由于篇幅所限，这里不再赘述。