基于CPLD的高压电力线FSK MODEM设计

-0.2 0.4 dB fIN=0.68fc -0.4 0.2 0.4 fIN=0.87fc -0.4 -0.2 0.4 fIN=0.97fc -0.4 0.2 0.4 fIN=fc -0.7 -0.2 0.2 fIN=1.25fc 　 -38.5 -34 fIN=1.43fc 　 -37.2 -35 fIN=3.25fc 　 -37.2 -35

我们的截止频率是4000Hz，即4000=1.25×fC。所以fc=3200Hz。该频率由CPLD产生。

为了能够推动后级设备，必须在滤波器之后加上输出放大器，这里采用FC411。电路为普通的反相放大器电路。

4.3 输入放大器和波形变换电路

如图4所示，输入的FSK和正弦信号经过运放TLE2037放大后，输入比较器LM311进行过零点检测。由于在接地处有较强的噪音，因此必须在电路设计上考虑抗干扰的问题，如采取隔离、浮地等措施。LM311是一款高速比较器，比较速度最在为165ns，它的输出兼容TTL和MOS电路。LM311通过过零检测，把FSK波形转换成方波输入CPLD，由CPLD进行频率分析，从而实现解频的目的。

5 软件设计

该系统软件最主要的部分就是调制和解调软件的设计，还有一部分是滤波器的时钟产生及工作状态指示与工作模式选择。

此系统可以选择300bps、600bps、1200bps三种波特率，由外部的跳线决定。

工作指示用来指示波特率及系统是否繁忙。如果需要还可以输出同步的时钟信号。

5.1 调制部分

如图5所示，在时钟的上升沿检测数据输入引脚的状态，如果状态变化，则检测当前的波形是否完整（为了保证相位的稳定，要求必须在最靠近波形零点的地址切换频率），如是则切换输出频率。

5.2 解调部分

如图6所示，在时钟的上升沿检测FSK信号的频率，并切换输出的数据。

结语

原来采用MCU调制和解调，但是MCU的速度极大的影响了系统性能，尤其是抗干扰能力，使得决定采用高速的比较器和CPLD来进行调制和解调，使得系统的整体性能得到了较大的提高，目前已用于100kV的高压电力线上的控制数据传输。

《基于CPLD的高压电力线FSK MODEM设计(第3页)》