保存桌面快捷方式 - - 设为首页 - 手机版
凹丫丫旗下网站:四字成语大全 - 故事大全 - 范文大全
您现在的位置: 范文大全 >> 理工论文 >> 电子通信论文 >> 正文

高速ADC的性能测试


摘要:针对某信号处理机中的高速A/D转换器(ADC)的应用,利用数字信号处理机的硬件平台,采用纯正弦信号作为输入信号,用数字信号处理器(DSP)控制采样,并将A/D转换后的数据存储,进行FFT变换,进而来分析ADC的信噪比及有效位数。该测试方法具有全数字、可编程、精确度高等优点,是较为先进的测试方法。

    关键词:AD转换器 信噪比 有效位数 FFT DSP

目前的实时信号处理机要求ADC尽量靠近视频、中频甚至射频,以获取尽可能多的目标信息。因而,ADC的性能好坏直接影响整个系统指标的高低和性能好坏,从而使得ADC的性能测试变得十分重要。

ADC静态测试的方法已研究多年,国际上已有标准的测试方法,但静态测试不能反映ADC的动态特性,因此有必要研究动态测试方法。动态特性包括很多,如信噪比(SNR)、信号与噪声+失真之比(SINAD)、总谐波失真(THD)、无杂散动态范围(SFDR)、双音互调失真(TTIMD)等。本文讨论了利用数字方法对ADC的信噪比进行测试,计算出有效位数,并通过测试证明了提高采样频率能改善SNR,相当于提高了ADC的有效位数。在本系统中使用了AD9224,它是12bit、40MSPS、单5V供电的流水线型低功耗ADC。
(凹丫丫范文网fanwen.oyaya.net收集整理)
1 测试系统原理

传统的动态测试方法是用高精度DAC来重建ADC输出信号,然后用模拟方法分析(如图1所示)。但这样的测试方法复杂、精度低、能测试的指标有限。国外从20世纪70年代起研究用数字信号处理技术对ADC进行动态测试,主要方法有正弦波拟合法[1]、FFT法[2~3]、直方图法[4]等,而国内这方面的研究则刚刚起步。

本文介绍的测试系统是利用作者开发的数字信号处理机中的DSP及其仿真系统来进行数据的采集、存储、处理及显示,从而构成可编程、数字化的ADC性能测试系统。

在该信号处理机中,首先采用两路ADC进行I、Q正交采样;然后用DSP并行系统进行数据的FFT运算、求模以及恒虚警处理;最后将结果通过并口传给笔记本电脑进行显示。实时信号处理机原理框图如图2所示。其中,DSP芯片是ADSP21060,主频为40MHz。它可以通过JTAG接口与PC机相连。PC机上运行DSP的在线仿真软件,能够实时地控制DSP的运行,并将处理结果以数据或图形的方式显示或存储起来。

前面讲过,过去对ADC进行测试是用模拟方法(如图1),并且需要高性能的D/A转换器。现在则利用计算机进行数字信号处理,可以实现数字化的测试。现取处理机中的一路ADC搭建测试系统,如图3所示。

在本测试系统中,使用信号发生器产生单频正弦信号,f=1.8625MHz。采样频率fs由可编程逻辑器件(EPLD)产生,可产生的采样时钟频率为3.725MHz和7.45MHz两种,可对正弦信号进行整数倍采样(2倍和4倍)。这里将正弦信号采样数据取为256个来进行处理。

2 ADC动态指标

2.1 信噪比

对于理想的ADC来说,在奈奎斯特带宽内的噪声电压有效值可表示为q/根号12。q表示最低位码的权值,即ADC的量化电压,该值与输入信号的幅度和频率无关。对于一个满度的正弦波输入信号,理论上的信噪比(SNR)可表示为:

SNR=6.02N+1.76dB+10lg(fs/2B)  (1)

式中,N是ADC的位数,fs是采样频率,B是模拟输入信号的带宽。上式右边第三项表示增加采样频率(过采样)可提高信噪比。

2.2 有效位数

实际上ADC的误差表现为静态及动态非线性误差,并且动态误差随输入信号压摆率的增加而变大。因此实际测量的信噪比要比理论上的小一些。计算有效位数(ENOB)可以从对方程(1)的N求解得到。

ENOB(N)=6.02N+1.76dB+10lg(fs/2B)  (2)

《高速ADC的性能测试》
本文链接地址:http://www.oyaya.net/fanwen/view/148845.html

★温馨提示:你可以返回到 电子通信论文 也可以利用本站页顶的站内搜索功能查找你想要的文章。