保存桌面快捷方式 - - 设为首页 - 手机版
凹丫丫旗下网站:四字成语大全 - 故事大全 - 范文大全
您现在的位置: 范文大全 >> 理工论文 >> 电子通信论文 >> 正文

内嵌闪存MCU的高性能多通道24位采集系统ADuC845


使用AIN10时,用作全差分对的正向输入。

16脚(AIN10):使用AINCOM时,AIN10用作伪差分输入;使用AIN9时,用作全差分对的负向输入。

17脚(RESET):复位输入。当振荡器运行时,该引脚上长达16个主时钟周期的高电平半使器件复位。

18~21,24~27脚(P3.0~P3.7):P3口是具有内部上拉电阻的双向口。当写1的端口3被内部上拉至高电平时,它们可用作输入。由于有内部上拉电阻,被外部拉至低电平的端口3引脚将提供电流。当驱动一个0-1的输出转换时,上拉功能将被激活并持续2个内部时钟周期的指令循环。

18脚(P3.0/RED):UART串行口接收数据。

19脚(P3.1/TXD):UART串行口发送数据。

20脚(P3.2/INT0):外部中断0,此引脚也可用作选通门,控制定时器0的输入。

21脚(P3.3/INT1):外部中断0,此引脚也可用作选通门,控制定时器1的输入。

24脚(P3.4/T0):定时器/计数器0输入。

25脚(P3.5/T1):定时器/计数器1输入。

26脚(P3.6/WR):写控制信号。把来自P0口的数据字节锁存入外部数据存储器。

27脚(P3.7/RD):读控制信号。将外部数据存储器中的数据读到P0口。

22,36,51脚(DVDD):数字电源。

23,37,38脚(DGND):数字地。

28脚(SCLK):I2C串行接口时钟。作输入口使用时,除输出逻辑低电平外,该引脚为施密特触发输入,且存在一个弱的内部上拉。此引脚亦可作为数字输出口使用,通常由软件控制。

29脚(SDATA):I2C串行数据输入口。作为输入口时,该引脚有一个弱的内部上拉出现,除非它输出逻辑低电平。

30~33,39~42(P2.0~P2.7):P2口是具有内部上拉电阻的双向口。当写1的端口2被内部上拉电阻拉至高电平时,这些引脚可用作输入。由于内部上拉电阻,被外部拉至低电平的端口2引脚将提供电流。在访问24位外部数据存储器空间的过程中P2口发出中和高地址字节。

30脚(P2.0/SCLOCK):SPI串行接口时钟。作输入口使用时,除输出逻辑低电平外,该引脚为施密特触发输入,且存在一个弱的内部上拉。

31脚(P2.1/MOSI):用于SPI接口的SPI主输出/从输入数据I/O引脚。

32脚(P2.3/SS/T2):SPI接口的从属选择输入,该引脚有一个弱的上拉作用。该引脚能给定时器2提供时钟输入,此项功能启动时,计数器2增加坟数以响应T2输入引脚出现的负跳变。

39脚(P2.4/T2EX):用于向定时器2提供控制输入。此项功能启动时,此引脚上出现的负跳变将使定时器2捕获或重载。

40脚(P2.5/PWM0):若PWM使能,则该引脚输出PWM0。

41脚(P2.6/PWM1):若PWM使能,则该引脚输出PWM1。

42脚(P2.7/PWMCLK):若PWM使能,则该引脚提供外部PWM时钟。

34脚(XTAL1):晶振反相器输入。

35脚(XTAL2):晶振反相器输出。

43脚(EA):外部访问使能,逻辑输入。当保持高电平时,此输入使能器件从地址为0000H~F7FFH的内部程序存储器内取回代码。ADuC845无外部程序存储器访问功能。为了确定代码执行模式,该引脚在外部复位结束时起作用,或将其作为器件电源周期的一部分。

《内嵌闪存MCU的高性能多通道24位采集系统ADuC845(第3页)》
本文链接地址:http://www.oyaya.net/fanwen/view/152060.html

★温馨提示:你可以返回到 电子通信论文 也可以利用本站页顶的站内搜索功能查找你想要的文章。