基于DSP的信道译码算法优化
本文在TI的TMS320C6211硬件平台上实现了针对(2,1,3)卷积码的Viterbi译码算法的优化,满足了系统对2Mb/s的视频数据流进行实时处理的要求。在对1Kb数据处理时,整个代码运行耗时约为2100个时钟周期,DSP资源占用率不到40%。目前随着理论技术的不断突破,尤其是实时图像压缩技术如H.264等新一代技术标准的提出,如何利用高速DSP进行复杂算法的开发与实现,已成为研究的重点。所以本文以Viterbi算法为例介绍TMS320C6000的编程优化,有较强实用性。
本文链接地址:http://www.oyaya.net/fanwen/view/152133.html
《基于DSP的信道译码算法优化(第5页)》