DSP和CPLD的空间瞬态光辐射信号实时探测研究

Ｈ（ｓ）＝R/[(1/sC)+R]＝sRC/(1+sRC)

选择适当电阻、电容值即可实现对目标信号的背景扣除。

２．３ 动态范围压缩

空间瞬态光辐射信号的动态范围太大，如果直接对其进行Ａ／Ｄ转换，则Ａ／Ｄ的量化分辨率至少要１５ｂｉｔ，并且因ｂｉｔ数多而增加后级数字信号处理的数据量、降低系统的实时性。因此采用对数放大器对信号的动态范围进行对数压缩。采用１２ｂｉｔ的Ａ／Ｄ转换器即可满足要求，且减少了处理的数据量，提高了系统实时性。本文采用美国ＴＩ公司的ＴＬ４４１Ｍ对数放大器。它是由四级３０ｄＢ对数放大器级联成的单片高性能对数放大器芯片，可以得到１２０ｄＢ的输入电压动态范围。

３ Ａ／Ｄ变速率采样模块

３．１ 阈值触发

如图３所示，经前级预处理后，目标信号进入阈值触发电路中的电压比较器。ＤＳＰ设置阈值信号，锁存后经Ｄ／Ａ转换输出到电压比较器，与输入的目标信号进行比较：若目标信号超过阈值信号，则产生触发信号并驱动时序控制电路及Ａ／Ｄ转换电路工作；否则不工作。

３．２ ＣＰＬＤ控制Ａ／Ｄ变速率采样

为了进一步减少信号处理的数据量，实现实时处理，本文采用了变速率采样的方法解决线路板面积有限与数据处理需要大容量存储空间的矛盾。

由空间瞬态光辐射信号特征可知，其初始值变化速度快，高频分量所占比重较大；而后面信号变化速度逐渐减小，越靠后信号越接近缓变信号，低频含量高。所以采用采样间隔逐渐增大的方法实现变速率采样。

如图４所示，初始采样频率为ｆ,每隔Ｍ个采样点采样频率下降一半,一直到采样结束。在电路实现中采用的方法是：Ａ／Ｄ转换器按照固定的转换速率进行模拟量到数字量的转换，而ＣＰＬＤ控制采样数据的变速率接收并存储至ＦＩＦＯ。

ＦＩＦＯ存储数据由其写使能控制信号ＷＥＮ（低电平有效）决定：当ＷＥＮ为低电平时，数据在每个写时钟信号ＷＣＬＫ的上升沿写入ＦＩＦＯ；当ＷＥＮ为高电平时，数据保持不变。因此，控制ＦＩＦＯ变速率接收数据即控制它的写使能信号ＷＥＮ为低电平的间隔变速率变化。如图５所示，在ＣＰＬＤ中由写时钟信号ＷＣＬＫ每隔Ｍ点二分频后、再调整占空比即可实现ＷＥＮ的时序信号。

ＣＰＬＤ对ＦＩＦＯ变速率接收采样数据的逻辑控制，用美国ＡＬＴＥＲＡ公司的软件ＭＵＸ＋ｐｌｕｓ ＩＩ可由三种方法实现：一是用计数器、分频器等画电路图实现；二是用ＶＨＤＬ语言或ＡＨＤＬ语言编程实现；三是输入时序波形文件实现。针对本系统而言，采取第二种方法较为简便，用ＶＨＤＬ语言编程实现的算法流程图如图６所示。

本文中Ａ／Ｄ转换器采用美国ＡＤ公司的ＡＤ６７８，它是一个１２ｂｉｔ的多用途Ａ／Ｄ转换器，内部包括采样保持器、微处理器接口、基准电压源和时钟驱动电路，具有高可靠性和低功耗等特性。

３．３ 由ＣＰＬＤ进行上升速率初判

目标信号幅度值从超过阈值起始点开始的一段时间内的上升速率是判断其能量范围的重要判据。因此电路中采用ＣＰＬＤ对Ａ／Ｄ采样的数据做初步判断。