ISP技术在高速数据采集模块中的应

Ｑ０＜＝ｂ０；Ｑ１＜＝ｂ１；Ｑ２＜＝ｂ２；Ｑ３＜＝ｂ３；Ｑ４＜＝ｂ４；Ｑ５＜＝ｂ５；Ｑ６＜＝ｂ６；Ｑ７＜＝ｂ７；

ｅｎｄ ｉｆ；

ｅｎｄ ｐｒｏｃｅｓｓ；

ｅｎｄ ｅｘａｍ；

图4

４　编程设计

将设计阶段生成的熔丝图ＪＥＤＥＣ文件装入到器件中去的过程称为编程（也称为下载、配置）。对在系统可编程逻辑器件，可使用ＩＳＰ菊花链下载编程软件（ｉｓｐＶＭ）来进行编程，笔者采用Ｌａｔｔｉｃｅ公司最新推出的一套ＥＤＡ软件—ｉｓｐＬＥＶＥＲ，同时采用原理图、硬件描述语言、混合输入三种方式来对所设计的数字电子系统进行功能仿真和时序仿真?然后通过计算机的并口和专用下载电缆直接对器件进行编程，最后对编程结果进行检查并最终通过。