用于智能天线设计的多路信号源
关键字: 多路,信号源,DDFS,可编程器件,高速D/A
1.引言
智能天线是由多个天线单元组成的天线阵列,但是传统的波形发生器多为两路,无法模拟智能天线所接收到的阵列信号。本文研制的多通路信号源,能同时产生独立且时钟同步的8路信号。通过可视化的操作界面对各阵元天线的波形进行设计。系统采用了板卡分离的设计使得系统有较强的扩展性,方便了工程人员对通信设备的各种设计。
2.系统基本原理
系统框图如图(1)所示。本系统采用DDFS的方法产生所需波形。PLD用于地址累加,RAM 用于波形存储,本系统采用51系列的单片机进行接口的控制。51系列单片机虽然是8位的单片机,但却是一个十分经典通用的单片机系列。它的操作简单,特别是与计算机的串口的连接,完全不用理会底层的操作。但是它也有一个致命的弱点——运行速度较低,计算性能较低,完全无法和具有流水指令集的DSP相比,因此无法直接使用它实现DDFS频率合成,所以须采用计算机生成波形数据,使用较高频率下工作的PLD器件推动RAM阵列合成所需的信号。
系统里波形存储没有采用一般的单一存储器的存储方法,因为在较高频率下无法使用非易失性存储器,若使用高速存储器SRAM,则在二次加电后数据将会丢失。这里使用了双存储器方法,即同时使用FLASH和SRAM存储数据,所需数据通过计算机计算后经串行口或USB口下载到FLASH中。以后每次加电,数据再从FLASH转移到高速RAM中进行DDFS合成。这样就可以弥补两者的不足。
前面已经介绍了本系统所使用的双存储器机制,这里再介绍一下各存储器的选型及工作方式。FLASH使用W29C040,它的写操作是按页操作,每页256个字节,容量为512K字节。SRAM使用的是ALLIANCE的AS7C3256-15,容量32K字节,速度为15 。经过电脑计算软件计算所得的数据经过计算机串口或USB口下载到系统板中,在每次加电后数据再从FLASH转存到RAM中。
在计算机下载中数据又分为从串口下载和USB口下载,数据如果从串口下载首先必须下载到RAM中,再一页一页的写到FLASH中,因为串口速率最高为128000波特率,接收一个字节的最短时间为 ,单片机在写完一个字节后写线就升高,由参考资料的时序可以看出若FLASH写线变高时间过长就会进入内部的写操作,因此接下载的数据将无法写入FLASH。为此必须先把256个字节数据写到RAM中再从RAM写到FLASH。如果使用USB接口,只要设置在高速状态下就可以直接写FLASH。
系统所采用的RAM数据位只有8位,而DA为12位所以必须由2片RAM合成一个12位的数据。但是如果这样,其中一片RAM 要丢掉一半的存储空间,所以使用3片RAM提供共24位数据给2片DA,这样节省了RAM空间,其电路如图(2)
系统的USB接口采用飞利浦的USB接口芯片PDIUSBD12。PDIUSBD12是一片USB接口芯片它可以把串行数据转换为8位的并行数据,符合通用串行总线USB 1.1 版规范,集成了FIFO存储器收发器以及电压调整器,可与任何外部微控制器/微处理实现高速并行接口2M 字节/秒,完全自治的直接内存存取DMA 操作,集成320 字节多结构FIFO 存储器,主端点的双缓冲配置增加了数据吞吐量并轻松实现实时数据传输,在批量模式和同步模式下均可实现1M 字节/秒的数据传输速率。
由于微处理器速度限制和数字滤波器运算量的要求,系统通常在中频部分进行数字化,然后再进入DSP进行处理。因此该系统产生的8路模拟信号最高输出为10.7MHz。理论上只要相位累加器的位数足够大相位分辨率可以足够精确,但综合考察目前存储器、计数器的技术水平,选择D/A转换速率不小于要求输出基带最高频率的四倍则。这里选取了AD9752。此芯片是美国AD公司生产的高性能DA器件。它是TxDACTM系列成员之一,其分辨率为12位,速率可达100MHz,它采用单一电源供电,范围为2.7-5.5V。 AD9752采用先进的COMS工艺。边缘触发锁存和1.2V的带补偿的内置参考电压,提供了完整的单片DAC解决方案。AD9752是差分电流输出,满量程为
《用于智能天线设计的多路信号源》