基于PCI总线的嵌入式实时DSP图像采集系统

大大提高芯片的性能。③芯片体系采用ＶｅｌｏｃｉＴＩ结构。ＶｅｌｏｃｉＴＩ是一种高性能的甚长指令字（ＶＬＩＷ）结构，单指令字字长为３２ｂｉｔ，８个指令组成一个指令包，总字长为２５６ｂｉｔ。即每秒钟可以执行８条指令。ＶｅｌｏｃｉＴＩ结构大大提高了ＤＳＰ芯片的性能。④采用流水线操作实现高速度、高效率。ＴＭＳ３２０Ｃ６２１１只有在流水线充分发挥作用的情况下，才能达到最高的峰值性能。与其他系列ＤＳＰ相比，优势在于简化了流水线的控制以消除流水线互锁，并增加流水线的深度来消除传统流水线的取指、数据访问和乘法

操作上的瓶颈。

本系统ＤＳＰ主要完成从ＦＩＦＯ读出数据的处理以及压缩等。数据处理由自行编写的算法实现，数据压缩算法采用ＪＰＥＧ（Ｊｏｉｎｔ Ｐｈｏｔｏｇｒａｐｈｉｃ Ｅｘｐｅｒｔ Ｇｒｏｕｐ）标准。当摄像头采集速度为每秒２５帧图像时，它留给ＤＳＰ处理的时间最多为每帧４０ｍｓ。如果考虑系统有一定的延时以及处理后图像的存储时间，那么ＤＳＰ处理一幅图像时间不能超过３０ｍｓ。按照Ｃ６２１１的处理速度，在３０ｍｓ内可以处理４８Ｍ（０．０３×１６００ＭＩＰＳ）条指令。ＤＳＰ读出ＦＩＦＯ中的行数据并存入ＳＤＲＡＭ，一帧图像有５７６行，在最后一行时会收到系统的帧中断，这时ＳＤＲＡＭ中的图像数据总共有１４４０×５７６＝８１０ＫＢ。让Ｃ６２１１用３６Ｍ条指令周期的时间处理８１０ＫＢ的数据显然绰绰有余。粗略的计算过程如下：

系统采用快速ＤＣＴ（离散余弦变换），每８×８矩阵需要１１次乘法、２９次加法，因此一帧图像的ＦＤＣＴ，共需要（１１＋２９）×７２０×５７６×２／６４＝５１８４００个指令周期；对于量化模块，每８×８矩阵需要６４个量化指令周期，一帧需要６４×７２０×５７６×２／６４＝８２９４４０个指令周期；对于编码部分，假设编码后非０元素占２５％，对每８×８矩阵进行Ｚｉｇ－Ｚａｇ扫描、编码估计需要１２０个指令周期，则共需１２０×７２０×５７６×２／６４＝１５５５２００个指令周期。按以上计算，在系统中进行ＪＰＥＧ编码大约需要２９０３０４０个指令周期，耗时１９．３５３６ｍｓ（ＴＭＳ３２０Ｃ６２１１工作在１５０ＭＨｚ时）。可以看出，实际需要的指令远小于３６Ｍ条，而时间也远小于３０ｍｓ，ＤＳＰ完全可以实时处理从ＦＩＦＯ传过来的数据。

（３）ＰＣＩ总线模块

ＰＣＩ总线规范吸引人的地方不仅是其高速度，更在于它适应了现代Ｉ／Ｏ设备对系统的要求，对ＰＣＩ扩展卡及器件能进行全自动配置，并且只需很少的接口逻辑就可以实现并支持其他总线系统。

ＴＭＳ３２０Ｃ６２１１的ＨＰＩ口不支持ＰＣＩ总线的无缝接口。本系统采用ＴＩ公司的ＰＣＩ２０４０实现ＤＳＰ的ＨＰＩ与ＰＣＩ总线的连接。ＤＳＰ处理后的数据经ＨＰＩ口输出到ＰＣＩ２０４０进行解码，然后输出到ＰＣＩ总线上。其逻辑结构如图３所示。

ＰＣＩ２０４０是ＴＩ公司设计的专门用来完成Ｃ５０００系列和Ｃ６０００系列ＤＳＰ与ＰＣＩ总线进行接口的专用芯片。ＰＣＩ２０４０符合ＰＣＩ局部总线２．２规范，能够方便地实现ＰＣＩ总线与ＴＭＳ３２０Ｃ５４Ｘ或ＴＭＳ３２０Ｃ６Ｘ ＤＳＰ的ＨＰＩ接口的无缝连接。ＰＣＩ２０４０可以兼容３．３Ｖ和５Ｖ，以适应不同的ＰＣＩ总线电压。ＰＣＩ２０４０与Ｃ６２１１之间不需要信号的电平转换，也不需要额外的控制逻辑电路，接口电路十分简单。

在本系统中，ＰＣＩ２０４０上存在两种电压：５Ｖ和３．３Ｖ。其中３．３Ｖ是ＨＰＩ口电压，５Ｖ是ＰＣＩ总线电压。ＰＣＩ２０４０启动时需要对其ＰＣＩ总线寄存器和ＨＰＩ寄存器参数进行预加载。系统中ＰＣＩ解码模块包括一块配置ＲＯＭ——ＡＴ２４Ｃ０８Ａ，属于ＥＥＰＲＯＭ型ＲＯＭ，便于对配置参数修改和升级。当系统启动时，存储在ＡＴ２４Ｃ０８Ａ的数据下载到ＰＣＩ２０４０的寄存器中并进行配置。

图３中ＨＩＮＴ[３:０]、ＨＣＳ[３:０]、ＨＲＤＹ[３:０]、ＨＲＳＴ[３:０]分别与四片ＤＳＰ中的相应信号相连。即ＰＣＩ２０４０可以同时与四片ＤＳＰ接口。

２ 系统的软件设计

本软件系统包括两部分，即底层软件和系统软件。

底层软件主要是ＤＳＰ图像处理算法以及启动等运行程序。这些程序主要在ＣＣＳ环境下由Ｃ语言编写并进行汇编优化。ＣＣＳ即Ｃｏｄｅ Ｃｏｍｐｏｓｅｒ Ｓｔｕｄｉｏ，是ＴＩ公司发布的ＤＳＰ软件运行环境。

《基于PCI总线的嵌入式实时DSP图像采集系统(第2页)》