保存桌面快捷方式 - - 设为首页 - 手机版
凹丫丫旗下网站:四字成语大全 - 故事大全 - 范文大全
您现在的位置: 范文大全 >> 理工论文 >> 电子通信论文 >> 正文

多DSP系统实现雷达极化信号两对IQ的采集和处理


摘要:基于雷达极化信号处理技术,设计了一种多DSP方案,实现对雷达极化信号两对IQ的采集和极化处理。主要包括:采集和校正、极化参数估计、极化滤波、极化检测、PCI接口等功能单元。介绍通过总线开关多DSP共享数据的方法、多DSP之间的时序控制、PCI访问存储器等几个难点问题。

    关键词:极化 多DSP系统 总线开关 时序

系统设计的背景是接收和处理L波段脉冲体制窄带警戒雷达变极化改装后输出的双路IQ信号。双路正交天线接收和下变频解调系统的框图见图1。水平IQ信号反映了雷达目标回波水平方向反射的幅度和相位信息,垂直IQ信号反映了雷达目标回波垂直方向反射的幅度和相位信息。综合双路IQ信息,可以得到雷达目标回波的极化状态。极化处理单元的设计是本文讨论的重点。

1 极化信号采集和处理系统电路的设计

1.1 电路设计概况

电路提供了极化采集和处理的硬件平台。功能单元包括:采样和校正、术化特征参数计算单元、虚拟极化加权单元、根据检测单元、总控单元以及PCI接口等。

图1

    电路实现框图如图2、图3所示。该电路的特点是功能模块化、逻辑编程控制。多DSP(4片TMSC5402)同时工作,灵活方便地实现各种极化算法。

1.2 采集和幅相校正

极化信号的采集要求四路信号保持良好的幅相一致性。因此四路信号经过信号调理和AD采样后,在CPLD1中做FIR幅相校正。修正包括天线通道在内的通道不一致以及正交垂直度的误差。

1.3 总线开关和DSP数据共享

四路数字化的IQ信号存放在乒乓存储的DPRAM中,由CPLD做总线开关切换逻辑,使极化数据可以被DSP1和DSP2单片分时共享。

图2

    1.4 极化特征参数估算单元(DSP2)

该单元利用采集到的极化数据,估算目标或者杂波的特征极化。采用TI公司的C5402DSP完成。TMS320C54x系列是TI公司TMS320 DSP家族中的一个定点DSP系列。该系列采用16位先进的修正哈佛总线结构,内建具有高度并行性的逻辑算术单元、专用硬件逻辑、丰富的片上外设以及多种片上存储器组织,由于采用6级深度的指令流水线,大大提高了程度的执行。基本参数如下:时钟频率100MHz,单指令周期10ns,片上双口RAM(DARAM)16K字,片上ROM 4K字。数据/程序空间为64K/64K字,还有6个DMA通道。DSP2读取数字化的极化数据,并差别如在工作窗口之内,则启动估算程序。估算出的目标或杂波的特征极化,送到DPRAM中,由DSP1单元读走。

1.5 幅相加权单元(DSP1)

该单元对采集的极化数据进行虚拟加权处理。权系数来自于极化特征参数估算单元(DSP2)。加权运算后的数据通过FIFO缓存以后,DA输出。另外也可以送到下一个DSP单元做极化检测等处理。

图3

    1.6 极化检测和合并单元(DSP3)

该单元接收经过DSP1单元做极化滤波处理的极化数据,做极化检测算法验证。同时做点迹合并,送到FIFO缓存。通过PCI接口送到显控计算机,显示极化运算效果。该单元也采用C5402DSP完成。

1.7 总控单元(DSP4)

该单元是整个电路的总控。传达显示计算机的操作模式指令到各个分单元。观察窗口的建立、按方位排序和取消等工作也由该单元完成。另外,极化参数估算单元的结果也通过该单元送到DPRAM中缓存。显控计算机通过PCI接口读取极化参数。该单元采用TI TMS C5402完成。
(凹丫丫范文网fanwen.oyaya.net收集整理)
    1.8 PCI接口

PCI接口采用PLX9054实现。采用C模式。显控计算机读写FIFO和DPRAM,实现传达工作模式

《多DSP系统实现雷达极化信号两对IQ的采集和处理》
本文链接地址:http://www.oyaya.net/fanwen/view/160184.html

★温馨提示:你可以返回到 电子通信论文 也可以利用本站页顶的站内搜索功能查找你想要的文章。