用CPLD控制曼彻斯特编解码器

cts09 <= control_data(1);

load <=(ee_bit or (not(control_data(1))))and qq_out;

dr08 <= control_data(2);

ss08 <=control_data(4);

mr08 <= control_data(5);

信号说明如下：

control_data——8位控制寄存器；

controlcs——控制寄存器片选信号，低有效；

mr08——hd-6408的主复位信号，高有效；

dr08——hd-6408的编码器复位信号，高有效；

ee08——hd-6408的使能信号，高有效；

ss08——编码同步头选择；

cts09——hd-6409的使能信号，低有效；

lclk595——串并转换器的载入数据信号；

sclk595——串并转换器的时钟信号；

lcl

sclk597——并串转换器的时钟信号；

load——16位计数器载入初值信号；

qq_out——16位边界指示器；

tdd08——触发中断信号。

3 仿真与实现

　　本系统采用Xilinx公司生产的XC95144芯片，使用Xilinx Foudation 3.1i软件进行开发。所用VHDL程序通过时序仿真和下载后，观察波形并进行实际验证，可以正确地接收和发送曼彻斯特码，符合设计要求。

4 结 论

本系统时序配合严格，运行可靠，易于修改；可以根据需要，灵活地加入各种各样的使用曼彻斯特码通信的系统中。