PSD913F2在一种电台中的应用
关键词:ISP IAP 可编程系统器件
PSD913F2具有128KB的主闪速存储器,32KB的第二闪速存储器和2KB的SRAM,可进行在系统编程ISP(In-System-Programming)和在应用重编程IAP(In-Application re-Programming)。存储器ISP意味着存储器在编程时没有MCU的参与(off line),而存储器IAP意味着存储器在编程时有MCU的参考(on line)。IAP只对存储器的部分进行编程,不对PSD的配置和可编程逻辑部分进行编程;而ISP则可以对存储器的全部进行编程。
利用PSD913F2进行产品开发,应用2片式(PSD+MCU)设计方案,即可以满足通常设计的需要。比较方便地地方就是PSD913F2具有JTAG口,可以实现在系统编程,这样对电路的设计和程序的修改均具有非常大的灵活性。
1 PSD913F2的组成结构
PSD913F2的组成框图如图1所示。
由图1可以看出,PSD913F2具有丰富的I/O资源。其中PC口可以用做专用的JTAG口,在这种情况下,就不能再进行引脚复用。当I/O资源紧张时,用做JTAG口的引脚也可以进行引脚复用。
图1 PSD913F2的顶层框图
2 PSD913F2在一种电台中的应用实例
在某种电台的设计中,我们采用了PSD913F2的2片方案,其MCU用的80C196KB,其部分电路如图2所示。
2.1 PSD913F2的Express中的配置
PSD913F2具有在系统可编程的JATG口,这样对于PSD芯片的重配置和应用程序的修改带来很大的方便。图2电路中,利用PSD913F2作为外部程序存储空间,提供外部电路所需的片选信号及带有锁存功能的I/O输出。
首先,通过PSD的应用软件PSDsoft Express对该2片方案进行选择配置,选定所用的MCU为80C196KB,并选定所需的工作方式等。然后,在Express流程图的DEFINE PSD PIN /NODE FUNCTION(定义PSD的引脚功能)项对PSD913F2芯片进行引脚的功能配置。在这里根据电路所需的特性要求配置如下:
①PA口作为地址锁存输出,输出低8位地址。由于该设计需要的RAM空间较大,PSD本身所带的2KB SRAM不能满足设计的要求,故需在外部扩展一片RAM。这时需要用到锁存的低位地址输出,而PSD913F2的PA口和PB口都具有地址存输出的功能。在地址总线和数据总线复用时,一般选择PA口作为地址锁存输出。
②PC口作为专用的JTAG口,利用其全部的6个信号,可以加快程序下载的速度。
③PB口的配置或用做片选或用做具有锁存功能的I/O输出。其PB0为外部RAM的片选ADRAM;PB1为外部DTMF的片选ADDTMF;PB2为外部DSP芯片的片选HPIEN;PB3为DSP主机口的一个锁存信号HRW8;PB4、PB5为继电器控制信号,也即用做具有锁存作用的I/O MODE输出;PB6、PB7是控制外部模拟开关的信号,也是具有锁存作用的I/O MODE输出。
④其它的控制信号如WR、RD、ALE等按使用手册的说明进行配置。
将以上这些引脚配置完毕后,下一步进行内存映射的分布。根据实际需要,程序空间25K以内,不需要利用分页。在片选信号的地址分配如下:
①rs0:8000H~87FFH.可读写,作为数据空的一部分。
②csiop:1000H~10FFH.这段地址共256字节,用做PSD913F2内部资源的片选,其中1000H为内部资源的基地址。这段地址的分配在整个PSD操作过程中最为重要,一定要注意不能和其它地址发生冲突;尤其对96系列的MCU,数据和程序共享64K空间,而不像51系列那样,数据空间
《PSD913F2在一种电台中的应用》