基于在系统可编程技术的PC运动控制卡研究

OW的上升沿到来时（见图4中1所示），预置数（OA3 OA2 OA1 OA0=0110，即十进制数6）写入计数器。然后对双端口RAM进行读操作，PC读信号（IOR）下降沿到来（见图4中2所示），这时RAM的OEL端（数据输出控制）为低电平（数据输出有效），CEL端（RAM片选）为低电平（选中），RWL（RAM的读写控制）置高电平（读有效），PC机读取RAM中的数据；当IOR上升沿到来时（见图4中3所示），计数器输出地址加1（OA3 OA2 OA1 OA0=0111，即7），指向下一RAM地址。在预置数重新写入计数器后（见图4中4所示），对双端口RAM进行写操作。PC写信号（IOW）上升沿到来，OEL端置高电平，CEL端置低电平，RWL置低电平（见图4中5所示），PC机将数据写入双端口RAM中，计数器输出地址自动加1。同理，DSP访问双端口RAM也可实现。

该运动控制卡经实际测试可以达到24MHz，时钟信号到达输出延迟为1.6ns，而ISA总线的数据传输率为16Mb/s，解决了数据传输的“瓶颈”问题，同时避免了以前的运动控制卡执行速度慢、体积大、集成度低，并且结构固定，电路制作完成以后，无法改变其功能和结构的缺点，抗干扰性能比分立器件构成的电路也有极大的提高。实际运行结果表明完全达到了设计要求。

实际上，DSP的应用也是本卡的核心技术之一，但是限于篇幅，不再介绍。

《基于在系统可编程技术的PC运动控制卡研究(第3页)》