数字接收机中基于TMS320C6416的数字下变频技术

LAB的FDAT00l工具包设计的。设计时综合考虑其性能及C6416的处理能力，确定此为一个17阶、截止频率为25MHz的滤波器。软件实现抽取滤波时为防止溢出，采取了与混频相似的处理方法，相应的C6416代码如下：

sum=0；

for(j=0;j<HNUM;j++)

{

sum+=OUT[i*RATE+j]*H[j]>>15;

}

IN[i]=sum；

其中，RATE为抽取率，H[n]为滤波器系数，HNUM为其长度。

图5 某中频采样信号波形频谱及数字下变频后的波形频谱

为验证以上算法的可行性，笔者在C6416 Simulator上作为大量实验。图5(a)、(b)分别给出了某采样信号的波形与频谱，该信号为简单脉冲，频率为201MHz；(c)、(d)分别是下变频后的信号波形与频谱。从图5中可以看出下变频后的信号有和采样信号相同的包络，频率被搬移到了11MHz，其数据长度仅为采样信号长度的1/10，可以大大减轻后续处理的运算量。

为了检验该数字下变频技术的实时性，笔者测试了不同长度采样数据在C6416 Simulator上的执行时间，结果见表1。从表1中可以看出，对于20MHz带宽的中频信号，以500MHz采样时，使用两片C6416就可以实时实现一个通道（I或者Q)的数字下变频，满足了设计要求。

表1 数字下变频在C6416 Simulator上的试验结果

采样长度
（bit定点数） 采样时间
（μs） 混  频 低通滤波 周期数 时间（μs） 周期数 时间（μs） 2000 4 1812 3.02 2165 3.61 4000 8 3612 6.02 4215 7.19 8000 16 7212 12.02 8615 14.35 16000 32 14412 24.02 12215 20.36

注：表中给出的混频及低通滤波时间是10次实验的平均结果，采样频率为500MHz，C6416的时钟频率为600MHz。

《数字接收机中基于TMS320C6416的数字下变频技术(第3页)》