闪速存储器在图像采集系统中的应用

电压2.7～3.6V。

K9F1208U0M对528字节一页的写操作所需时间典型值是200μs，而对16K字节一块的擦除操作典型民仅需2ms。每一页中的数据出速度也很快，平均每个字节只需50ns，已经与一般的SRAM相当。8位I/O端口采用地址、数据和命令复用的方法。这样既可减少引脚数，还可使接口电路简洁。片内的写控制器能自动执行写操作和擦除功能，包括必要的脉冲产生，内部校验等，完全不用外部微控制器考虑，简化了器件的编程控制难度。

2.1 器件结构

K9F1208U0M的结构如图1所示。由以下几部分组成：

①地址译码器。它是一个二维的译码器，A0～A7为Y方向译码器，A9～A25为X方向译码器；而A8是由命令寄存器决定的，用于选择Flash ROM存储器的区号。

②存储阵列。如图1所示，由于地址A8的不同，可以把存储阵列分为第一和第二两部分；同时，它还有一个空闲区，都可通过命令进行选择。整个存储阵列又可分为4096块，每一块分为32页，一页包含528字节。这528字节包含第一部分的256字节和第二部分的256字节以及空闲区的16字节。

③命令寄存器。命令寄存器把输入的命令暂存起来，根据不同的命令和控制线执行不同的操作。

④控制逻辑和高电压产生器。控制逻辑产生各种控制信号，用于对内部的存储阵列缓存器等进行合理的控制。高电压产生器可以产生用于对存储阵列进行编程的高压。

⑤I/O缓存、全局缓存及输出驱动。用于对输入及输出进行必要的缓存，以符合时序的要求。输出驱动加强带载能力。

2.2 引脚说明

表1概要地说明了K9F1208U0M各个引脚的功能。

表1 K9F1208U 0 引脚定义

引   脚

功      能

I/O0～I/O 数据输入输出端，芯片未选中为高阻态 CLE 命令锁存使能 ALE 地址锁存使能 CE 芯片选择控制 RE 数据输出控制，有效时数据送到I/O总线上 WE 写I/O口控制，命令地址数据在上升沿锁存 WP 写保护 R/B 指示器件的状态，0为忙，1为闲。开漏输出 Vcc 电源端 Vss 地

①命令锁存使能（CLE），使输入的命令发送到命令寄存器。当变为高电平时，在WE上升沿命令通过I/O口锁存到命令寄存器。

②地址锁存使能（ALE），控制地址输入到片内的地址寄存器中，地址是在WE的上升沿被锁存的。

③片选使能（CE），用于器件的选择控制。在读操作、CE变为高电平时，器件返回到备用状态；然而，当器件在写操作或擦除操作过程中保持忙状态时，CE的变高将被忽略，不会返回到备用状态。

④写使能（WE），用于控制把命令、地址和数据在它的上升沿写入到I/O端口；而在读操作时必须保持高电平。

⑤读使能（RE），控制把数据放到I/O总线上，在它的下降沿tREA时间后数据有效；同时使用内部的列地址自动加1。

⑥I/O端口，用于命令、地址和数据的输入及读操作时的数据输出。当芯片未选中时，I/O口为高阻态。
(凹丫丫范文网fanwen.oyaya.net收集整理)
    ⑦写保护（WP），禁止写操作和擦除操作。当它有效时，内部的高压生成器将会复位。

⑧准备/忙（R/B），反映当前器件的状态。低电平时，表示写操作或擦除操作以及随机读正进行中；当它变为高电平时，表示这些操作已经完成。它采用了开漏输出结构，在芯片未选中时不会保持高阻态。

2.3 K9F1208U0M的接口控制

《闪速存储器在图像采集系统中的应用(第2页)》