黑白CMOS图像传感器OV9120的原理及应用

ＲＥＸ转换到０时，视频数据流（ｄａｔａ ｓｔｒｅａｍ）用逐行读出方式交付到输出端口。当数据从ＯＶ９１２０视频输出端输出时，应特别注意防止图像阵列曝光影响拍摄图像数据的完整性。与画面曝光速率同步化的自动快门能够将这种影响降到最小程度。

当ＯＶ９１２０的ＲＥＳＥＴ脚拉高至ＶＣＣ时，全部硬件将复位。同时ＯＶ９１２０将清除全部寄存器，并复位到它们的默认值。实际上，也可以通过ＳＣＣＢ接口触发来实现复位。

由于ＳＣＣＥ端口能

够访问内部所有寄存器，所以，ＯＶ９１２０的内部配置可以通过ＳＣＣＥ串行控制端口来进行。ＳＣＣＢ的接口有ＳＣＣＥ 、ＳＩＯ＿Ｃ 、ＳＩＯ＿Ｄ三条引线，其中ＳＣＣＥ是串行总线使能信号，ＳＩＯ＿Ｃ是串行总线时钟信号，ＳＩＯ＿Ｄ是串行总线数据信号。ＳＣＣＢ对总线功能的控制完全是依靠ＳＣＣＥ、ＳＩＯ＿Ｃ、ＳＩＯ＿Ｄ三条总线上电平的状态以及三者之间的相互配合来实现的。控制总线规定的条件如下：当ＳＣＣＥ由高电平变为低电平时，数据传输开始。当ＳＣＣＥ由低电平转化为高电平时，数据传输结束。为了避免传送无用的信息位，可分别在传输开始之前和传输结束之后将ＳＩＯ＿Ｄ设置为高电平。在数据传输期间，ＳＣＣＥ始终保持低电平，此时，ＳＩＯ＿Ｄ上的数据传输由ＳＩＯ＿Ｃ来控制。当ＳＩＯ＿Ｃ为低电平时，ＳＩＯ＿Ｄ上的数据有效，ＳＩＯ＿Ｄ为稳定数据状态。而当ＳＩＯ＿Ｃ上每出现一正脉冲时，系统都将传送一位数据。

ＯＶ９１２０有两种工作方式：主模式和从模式。主模式下，ＯＶ９１２０作为主导设备，此时ＸＣＬＫ上的外部晶振输入经过内部分频后可得到ＰＣＬＫ信号。当ＯＶ９１２０采集到图像后，在ＰＣＬＫ的下降沿到来时，系统便可依次将像素值输出，此时外部只是被动的接收信号。而在从模式下，ＯＶ９１２０则可作为从属设备，此时ＸＣＬＫ不能与外部晶振相接，但可以受外部器件，也就是主设备信号的控制。即由主导设备发送一个ＭＣＬＫ时钟信号，并在此信号的同步下依次发送像素值。

４ ＯＶ９１２０在图像采集系统中的应用

整个图像采集系统主要由ＯＶ９１２０图像传感芯片、ＣＰＬＤ控制模块、ＲＡＭ存储器、ＤＳＰ信号处理器、晶振电路等几部分组成。

在本系统中，ＯＶ９１２０作为系统的图像传感器，首先在其内部将获取的图像采样量化，然后在外部逻辑的控制下输出数字图像，并存入图像存储器。ＣＰＬＤ作为采集系统核心控制逻辑的主控模块，可用来协调其它各模块的工作。ＯＶ９１２０的ＳＣＣＢ总线参数配置是整个控制逻辑模块执行的起点，只有利用ＳＣＣＢ总线将ＯＶ９１２０配置完毕后，才能进行图像采集工作。ＯＶ９１２０采集得到的图像数据可存储到ＳＲＡＭ中以供ＤＳＰ使用，从而完成图像采集系统与ＤＳＰ识别系统之间的交互操作。其系统原理图如图３所示。

系统上电后，应首先对ＣＭＯＳ图像采集芯片进行初始化，以确定采集图像的开窗位置、窗口大小和黑白工作模式等。这些参数均受ＯＶ９１２０内部相应寄存器值的控制。由于内部寄存器的值可以通过ＯＶ９１２０芯片上提供的ＳＣＣＢ串行控制总线接口来存取，所以，ＣＰＬＤ就可以通过控制ＳＣＣＢ总线来完成参数的配置。

配置的具体方法可采用三相写数据的方式，即在写寄存器过程中先发送ＯＶ９１２０的ＩＤ地址，然后发送写数据的目地寄存器地址，接着是要写的数据。如果连续给寄存器写数据，那么，写完一个寄存器后，ＯＶ９１２０会自动把寄存器地址加１，然后在程序控制下继续向下写，而不需要再次输入地址，这样，三相写数据就变成了两相写数据。由于本系统只需对有限个不连续寄存器的数据进行更改，而对全部寄存器都加以配置会浪费很多时间和资源，所以，可以只对需要更改数据的寄存器进行写数据。而对于每一个变化的寄存器，则都采用三相写数据的方法。

系统配置完毕后，将进行图像数据的采集。在采集图像的过程中，最主要的是判别一帧图像数据的开始和结束时刻。在仔细研究了ＯＶ９１２０输出同步信号（ＶＳＹＮＣ是垂直同步信号、ＨＲＥＦ是水平同步信号、ＰＣＬＫ是输出数据同步信号）的基础上，用ＶＨＤＬ语言便可实现采集过程起始点的精确控制。

ＶＳＹＮＣ的上升沿表示一帧新的图像的到来，下降沿则表示一帧图像数据采集的开始（ＣＭＯＳ图像传感器是按列采集图像的）。ＨＲＥＦ是水平同步信号，其上升沿表示一列图像数据的开始。ＰＣＬＫ是输出数据同步信号。ＨＲＥＦ为高电平即可开始有效地数据采集，而ＰＣＬＫ下降沿的到来则表明数据的产生，ＰＣＬＫ每出现一个下降沿，系统便传输一位数据。ＨＲＥＦ为高电平期间，系统共传输１２８０位数据。也就是说：在一帧图像中，即ＶＳＹＮＣ为低电平期间，ＨＲＥＦ会出现１

《黑白CMOS图像传感器OV9120的原理及应用(第2页)》