64位MIPS的起源,回顾及展望

改进显示出衰减，您可以看到停止长度 (stall length) 影响着衰减发生的位置。如果 DRAM 速度的增长速率与处理器速度的增长速率相同，就不会产生任何影响，因为在测定处理器周期时，停止的长度将保持恒定。由于各种原因，此处不再赘述，DRAM 的速度并不能与处理器的速度保持一致；只有提高 DRAM 的位数才有助于提高处理速度——摩尔定律表明，只将晶体管的数量加倍并不能将速度加倍。由于 DRAM 的速度低于处理器的速度，因此工程师们开始构建位于处理器外部的二级高速缓存，这样可暂时减轻处理器与 DRAM 之间的速度差异。当然，通过集成二级高速缓存来提高性能只是一个时间问题。在0.25 微米工艺中，可用更经济地构建具有 16 KByte 的主指令与数据高速缓存，以及 256 KByte 的二级高速缓存的处理器。这成为首款带有集成二级高速缓存的商用市场微处理器 QED RM7000 的技术规范。

    除了集成的二级高速缓存外，RM7000 还包括另一个增强性能：称为超标量的晶体管使用技术。在九十年代前五年，超标量技术已经过广泛测试并对其进行了报道，同时各种等级的并行指令问题的成本／优势比率得以良好地建立。

对于强大且成本敏感型嵌入式市场来说，实施简单的双路超标量流水线是非常合理的，这种流水线能够以几乎相同比例的附加硬件与复杂性提供25%到30%的性能增强。

    64 位 RM7000 是首款采用 0.25 微米以及目前的0.18 微米和 0.13 微米技术构建的产品，其已经在网络和打印机市场上获得了巨大的成功，并且有望在不久的将来进军消费市场。

    PMC-Sierra 于2000年收购了 QED。最新的 64 位 MIPS 处理器是RM9000x2，从“x2”这个标记判断，它包含了不是一个而是两个均具有集成二级高速缓存的64位处理器。RM9000x2 主要针对网络基础设施市场，具有集成的 DDR 内存控制器和超高速的 HyperTransportÔ I/O 链接。处理器、内存和 I/O均通过分组交叉连接起来的，可实现高性能、全面高速缓存的统一芯片系统。除通过并行处理提高系统性能外，RM9000x2 还通过将超标量与超流水线技术相结合来提高单个处理器的性能。通过采用超流水线技术，RM9000x2 核心能够使用 0.13 微米技术以 1 GHz 的频率运行。由于过去10年不断对电压进行调整，因此超流水线技术已能够适应强大的敏感型嵌入式市场。回想一下，CMOS 集成电路的功率是由 P = kCV2f 决定的，其中 V 是电源电压，而 f是操作的频率，正如超流水线技术推动频率增长一样，电压调整仍然可实现较低的功率。x2 的64 位处理器内核将在 PMC 内广泛用于需要高性能处理的解决方案。例如，对 RM7000 系列独立处理器以及网络、打印机和消费类 ASSP与CSSP 进行扩展。

《64位MIPS的起源,回顾及展望(第2页)》