CDMA2000基站系统中基带分配卡的设计与实现

PEX20K100。图5为EPC2/PS联合加载方式的电路图。

图5中，（4）为一串行同步数据微处理器接口和MasterBlaster通信电缆，通过它将微处理器中的数据加载到EPC2设备，然后通过EPC2的DATA引脚串行输出给APEX20K100。其中：

·MSEL1和MSEL0是APEX20K加载方式设置引脚，两个全为'0'，则为EPC2/PS加载方式；

·DCLK是APEX20K的时钟输入引脚，每输入一个时钟，就串行输入一位数据；

·nCONFIG是加载控制输入引脚，低电平时目标设备复位，低电平到高电平的转换过程中开始对设备进行加载数据；

·Vcc与加载设备的供电电压相同，即3.3V；

·VIO是MaterBlaster输出驱动器的参考电压。

    3.2 信号流程

反向处理模块：BDC接收来自BBX的模拟信号，一个扇区两副天线以差分形式进入，共8路信号。它们通过AD9632进行差分

合并、前置放大后，送入AD9058进行A/D转换，变成8倍频速率的数字基带信号，其中I、Q两路分别编8位码，2个天线共输出2×16=32位数据；再通过74F374锁存器锁存，利用统一的信号时钟控制，将信号送入APEX20K100进行数字滤波，将8bit数据转化成4bit，再通过APEX20K100的内部时钟控制，利用8路数据划分时输出16位数据，最终送给MCC进行数据处理。

前向处理模块：每个MCC送给BDC卡3路串行数据，每路12bit，分别到三个扇区，则每个扇区分到一路12bit串行数据。而整个系统总共有10块MCC，共30路信号，因此BDC的每个扇区都有10路串行数据输入。MCC将这10路信号送到MPEX20K100，完成串并转换、正交扩频、成型滤波等功能后输出28位并行数据，分I、Q两路，每路14位，到AD9765进行D/A转换。最后，将AD9765的I、Q两路模拟输出信号送至BBX进行射频前端处理并发射。

辅助模块主要由AD580、AD708产生AD9058的两个外部参考电压+VREF、-VREF以及2.5V、3.3V的供电电压。同时由MCC送来的16X（X=1.2288Mb/s）时钟信号，通过APEX20K100产生16X、8X、4X、2X、1X时钟，供给BBX和MCC。

通过测试和软硬件联调，该BDC卡能为BBX和MCC提供正确的数据信号，并且在整个CDMA2000基站样机的系统联调中，BDC卡能正常完成其功能，性能良好，采用热备份，在实际工作中比较稳定可靠。

《CDMA2000基站系统中基带分配卡的设计与实现(第3页)》