基于DSP和FPGA的ARINC429机载总线接口板的硬件设计

地址线来选取其中的一路发送通道或接收通道。

 &nb

sp;  FPGA内部结构是基于SRAM的，因此需要一片配置芯片固化内部逻辑。为了便于调试，采用JTAG模式和被动串行模式（PS）两种配置模式，调试时使用JTAG模式直接将逻辑写入FPGA内部，调试好后再用PS模式将程序写入配置芯片。通过对FPGA和配置芯片上的引脚进行跳线，可选择不同的配置方式。跳线电路如图5所示。

FPGA作为DSP的一个I/O外设，必须要对它的寄存器地址统一编址。在此将FPGA编址在DSP的I/O空间。由于FPGA的接收通道和发送通道的数据寄存器可以占用一个地址。

3.3 DSP与FPGA及外部设置的通信

在整个系统的设计中，DSP主要用于控制FPGA工作、数据中转、与外设主机通信。DSP是整个系统的中枢，控制各个部分协调工作。利用DSP向FPGA写控制字，其中包含帧间隔长度大小等信息，可对FPGA进行控制；另外，根据FPGA的反馈状态，可倒入出相应的控制调整。考虑到用于控制FPGA的I/O口比较多，选用的DSP是TI公司的TMSLF2407A。TMSLF2407A的复用外围I/O口多达39个，图6是DSP与FPGA之间的具体连接。

DSP提供I/O操作信号/IS、读写选定信号R/W、读使能信号/RD、写使能信号/WE以及地址线低四位A0、A1、A2、A3。通过这些控制逻辑信号可区分四路通道及每路通道的高低字。

    DSP与FPGA提供的其它辅助的控制和状态信号还包括：四路发送使能信号/ENTX[0..3]，低电平有效；四路发送停止信号/TXT[0..3]，低电平有效；四路接收通道清零信号/CHACLRN[0..3]，低电平有效；接收数据到达信号/RER[0..3]，用于告知DSP准备接收某一路通道已经到达的数据；发送数据准备好信号/TXR[0..3]信号，用于告知各个发送通道中是否还有未发出的数据暂存在FIFO里，低电平表示没有数据；发送通道FIFO满信号FUL[0..3]，高电平有效；CLOBCLRN信号，用于FPGA初始化时对其内部进行全部清零；TESTREQ信号，用于对整个系统的自检。

    整个电路板是通过双口RAM与外设主机进行通信的，双口RAM负责暂存外设要发送的数据和暂存FPGA处理过的数据。可把它大致分为8个区，每一个区负责存放四路接收通道和四路发送通道中的一路数据及控制字。利用双口RAM左右两中断的信箱可指挥接口板进行相应的操作。

4 软件设计

软件的设计主要是DSP编程，DSP程序的主要任务就是初始化、管理DSP外围电路、控制FPGA的收发数据以及与外设交互。DSP的主程序流程图如图7所示。

图7

    整个接口电路板调试通过后，经过测试可以同时接收和发送四路ARINC429信号。这就解决了以后接口电路板通道数太少的瓶颈。利用FPGA密度高、结构灵活、设计时间短和可编程的优点，实现了对某路ARINC429信号的独立处理，再加上TI公司2000系列DSP丰富的I/O接口和较普通单片机更快的速度，实现了对FPGA的控制管理及与外设的通信。因此本系统对当今民用飞机机载数据通信总线互联提供了一些新型、先进的方法，具有相当普遍的实用意义。

《基于DSP和FPGA的ARINC429机载总线接口板的硬件设计(第2页)》