基于PCI总线加密卡硬件设计

２不使能、ＰＣＩ中断使能、非软件中断、ＩＳＡ接口模式不使能）；Ｕｓｅｒ Ｉ／Ｏ、从设备应答、串行ＥＥＰＲＯＭ、初始化控制，Ｌｏｃａｌ ５０：０００２４４９２。有两点要注意：一是设计中采用ＰＬＸ公司推荐使用的串行ＥＥＰＲＯＭ ９３ＬＣ４６Ｂ按字（１６ ｂｉｔ）为单位组织；二是ＥＥＰＲＯＭ开发器编辑输入与手工书写的顺序对应关系，以厂商ＩＤ：１０Ｂ５为例，在开发器编辑输入的是ｂ５１０，而不是１０Ｂ５。

ＰＣＩ９０５２本地信号的含义是：ＬＡＤ[７．．０]：本地８位数据总线；ＷＲ＃：写有效；ＲＤ＃：读有效；ＬＷ／Ｒ＃：数据传输方向，高电平为写操作，低电平为读操作；ＬＢＥ１＃和ＬＢＥ０＃：字节使能，表明当前ＬＡＤ[７．．０]上的数据是第几个字节（０到３）；ＢＬＡＳＴ＃：ＰＣＩ９０５２写数据准备好或读数据已取走；ＬＲＤＹｉ＃：外部设备

（此设计指单片机）已把ＰＣＩ９０５２写操作数据取走或读操作数据准备好；ＬＩＮＴｉ１：外部设备通过ＬＩＮＴｉ１向主机发送ＩＮＴＡ＃中断，当单片机验证密钥正确，向主处理器发送请求，表明可以开始从中读取相关数据。

需注意的是，ＰＣＩ９０５２在使用时，某些引脚要加阻值为１ｋΩ～１０ｋΩ的下拉或上拉电阻。因此在实现时，给ＭＯＤＥ、ＬＨＯＬＤ、ＬＩＮＴｉ１引脚加下拉电阻，ＣＨＲＤＹ、ＥＥＤＯ、ＬＲＤＹｉ＃引脚加上拉电阻。

图2 PCI9052本地写时序

    以主处理器向单片机写数据为例，图２给出了ＰＣＩ９０５２的本地写时序。

２．２ ｉｓｐＬＳＩ２０６４部分

为降低数据被解析的风险，应尽量减少使用分离元件。因此在设计中选用了Ｌａｔｔｉｃｅ公司的ＣＰＬＤ ｉｓｐＬＳＩ２０６４。该芯片采用ＥＥＣＭＯＳ技术，１００引脚ＴＱＦＰ封装，拥有２０００个ＰＬＤ门，６４个Ｉ／Ｏ引脚另加４个专用输入，６４个寄存器，３个全局时钟，ＴＴＬ兼容的输入输出信号。２０６４具有在系统可编程ＩＳＰ（Ｉｎ－Ｓｙｓｔｅｍ Ｐｒｏｇｒａｍｍａｂｌｅ）功能，可方便实现硬件重构，易于升级，降低了设计风险，并且安全性能高。ＰＣＩ９０５２与单片机之间的８位数据线进行双向数据传输，不能简单地直接相连，需要进行传输方向控制和数据隔离。故用２０６４作为ＰＣＩ９０５２本地信号与单片机信号进行信号传递的接口，图３给出了８位数据信号双向传输的原理图。２０６４的开发软件ｉｓｐＤｅｓｉｇｎＥｘｐｅｒｔ ８．２版支持ＶＨＤＬ、Ｖｅｒｉｌｏｇ ＨＤＬ、Ａｂｅｌ等语言及原理图输入，且通过专用下载电缆可把最终生成的ＪＥＤＥＣ文件写入２０６４，实现编程。在设计时采用了原理图输入的方法。

原理图中用到的ＢＩ１８的功能描述为：当ＯＥ＝１时，ＸＢ为输出，Ａ为输入，即ＸＢ＝Ａ；当ＯＥ＝０时，ＸＢ为输入，Ｚ为输出，即Ｚ＝ＸＢ。ＦＤ２８的功能描述为：８位Ｄ触发器（带异步清除）。结合ＰＣＩ９０５２本地读写时序，可以分析得出，在进行读写操作时，图３实现了ＬＡＤ[７．．０]与Ｄ[７．．０]之间正常的数据传输；在非读写时，双方数据处于正常隔离状态。

２．３ 单片机ＡＴ８９Ｃ５１部分

单片机采用ＡＴＭＥＬ公司的ＡＴ８９Ｃ５１。这是一个８位微处理器，采用ＣＭＯＳ工艺，４０引脚ＤＩＰ封装。它含有４Ｋ字节Ｆｌａｓｈ和１２８字节ＲＡＭ，且自身具有加密保护功能。单片机不进行外部存储器和ＲＡＭ的扩展，程序存储和运行均在片内完成，有效地保证了加密强度。

图3 LAD[7..0]与D[7..0]之间的数据传输

    单片机的Ｐ０口接图３的Ｄ[７．．０]，并加１０ｋΩ的上拉排阻。ＷＲ＃、ＲＤ＃、Ｗ／Ｒ＃、ＢＥ１＃、ＢＥ０＃作为单片机输入信号接Ｐ２口。ＰＣＩ９０５２写数据准备好或读数据已取走信号ＲＥＱ９０５２＃作为单片机输入信号接Ｐ３．２（ＩＮＴ０＃);写数据单片机已取走或读数据单片机准备好信号ＲＤＹ５１＃作为单片机输出信号接Ｐ１．０;接Ｐ１．１的ＯＶＥＲ５１＃作为单片机输出信号，经２０６４接ＰＣＩ９０５２的ＬＩＮＴｉ１，通过ＬＩＮＴｉ１向主机发送ＩＮＴＡ＃中断请求。

基于ＰＣＩ总线的加密卡，依照ＰＣＩ总线标准２．１版，通过动态分配４字节Ｉ／Ｏ空间，实现主处理器与卡上单片机之间的握手通信。被加密软件通过访问加密卡，获取软件正常执行的相关权限。在加密卡不存在的情况下，被加密软件因得不到相关授权而无法运行，从而实现了加密功能。在单片机的存储器里，除了存放密钥之外，设计者还可以把被加密软件的部分程序、算法或常数写入单片机的存储器，在加密卡不存在的情况下，被加密软件的功能是不完整的，从根本上防止了软件破解。

《基于PCI总线加密卡硬件设计(第2页)》