MPEG4音、视频编码芯片IME6400及其应用

ＨＣＬＫ：外部ＨＯＳＴ接口时钟输出端。

ＮＦＵＬＬ：Ｂｉｔ 流ＦＩＦＯ状态信号端。当ＦＩＦＯ是Ｈａｌｆ－ｆｕｌｌ或者Ｆｕｌｌ时，此引脚输出高电平。

ＲＥＡＤＹ：当接口模式是同步模式时，此引脚可用来指示数据准备状态。

３．６ 音频编解码引脚

这个接口引脚的功能如下：

ＣＣＬＫ：音频编解码时钟信号输入端。ＩＭＥ６４００支持音频的采样速率为３２、４４．１和４８ｋＨｚ，为了支持不同的采样率，输入的时钟也应当不同。当ＣＣＬＫ输入１２．２８８０ＭＨｚ时钟时，系统将支持３２ｋＨｚ或者８ｋＨｚ的采样频率；而当ＣＣＬＫ输入１１．２８９６ＭＨｚ时，则支持４４．１ｋＨｚ的采样频率。

ＳＤＡＴＡ：串行音频数据线输入端。

ＳＣＬＫ：串行音频时钟信号输出端。

ＩＲＣＫ：左－右时钟信号输出端。

３．７ 其它引脚功能描述

ＣＰＵＴＥＳＴ：内部ＣＰＵ测试端，高有效。

ＰＬＬＴＥＳＴ：内部锁相环测试端，高有效。

ＦＵＮＴＥＳＴ：芯片功能测试端，高有效。

ＤＩＶ３４：ＳＤＲＡＭ的时钟模式选择端。接低时，表示ＳＤＲＡＭ的时钟频率为芯片主时钟ＭＣＬＫ的３倍；接高则表示ＳＤＲＡＭ的时钟频率为ＭＣＬＫ的４倍。

４ 嵌入式监控系统设计

通过对ＩＭＥ６４００的研究，笔者设计了一个嵌入式监控系统，图１是该监控系统的设计框图。图中，音频、视频信号分别进行Ａ／Ｄ采样后，其数据将输入ＩＭＥ６４００以进行ＭＰＥＧ４压缩编码，编码后的压缩视频流通过ＨＯＳＴ接口被嵌入式ＣＰＵ读取，随后即可存储到硬盘或者通过网络存储到其它载体之中。

４．１ 音频接口的设计

本设计中，音频Ａ／Ｄ采样选用ＴＥＸＡＳ公司的ＰＣＭ１８０１，它是一个５Ｖ供电的双声道ＡＤＣ。输入的时钟为１１．２８９６ＭＨｚ，可适应４４．１Ｋｂｉｔｓ的采样。ＰＣＭ１８０１与ＩＭＥ６４００的连接方式如图２所示。

４．２ 视频接口及Ｉ２Ｃ接口的设计

视频Ａ／Ｄ选用ＲＯＣＫＷＥＬＬ公司的ＢＴ８２９Ｂ。它可以输出ＣＣＩＲ－６０１接口的数字视频。ＢＴ８２９Ｂ有两组时钟输入，如果只用其解码ＰＡＬ制式的视频信号，应把时钟输入到ＸＴ０Ｉ，并把ＸＴ１Ｉ接低。ＢＴ８２９Ｂ可作为Ｉ２Ｃ的从设备与ＩＭＥ６４００的Ｉ２Ｃ接口进行连接，这样ＩＭＥ６４００可以完成对ＢＴ８２９的管理。其视频接口连接方式如图３所示。

４．３ ＨＯＳＴ接口的设计

ＩＭＥ６４００的外部ＨＯＳＴ接口主要用来传输编码后的数据流。四种外部ＨＯＳＴ接口的模式可由ＭＯＤＥ管脚来决定。本设计选用的模式为同步Ｂｕｒｓｔ 模式１，对应于ＭＯＤＥ?１：０? ｐｉｎ ＝ ２＇ ｂ ０１。即对应ＭＰＣ８５０／８６０的情况。

嵌入式ＣＰＵ可选用ＭＯＴＯＲＡＬＡ公司的ＭＰＣ８５０。ＨＯＳＴ接口时钟可以由ＭＣＬＫ或者ＦＲＤ来提供，其值则可由ＵＳＥＯＣＫ的值来决定。本设计中，由于ＵＳＥＯＣＫ为１，因此，ＦＲＤ被用作内部的时钟源。这个２７ＭＨｚ的时钟源可由主控板提供。ＨＯＳＴ接口的连接方式如图４所示。