用GC1012B构建可编程数字无线电接收机

    关键词：可编程数字无线电 数字下变频器 CCl012B

现代宽带无线电接收机越来越强调硬件平台的数字化和可编程性，在向软件无线电迈进的过程中，这一点显得尤为突出。可编程数字无线电PDR(programmable digital radio)的概念即是在这一背景下提出的，是指以带通采样、多速率信号处理及数字下变频技术等为理论基础，利用可编程器件CPLD、FPGA及DSP灵活的可重构性及强大的数字处理能力构建的数字化、可编程的无线电硬件平台。PDR结构的硬件平台通常具有富裕的带宽和良好的实时性。在WCDMA、WLAN等宽带系统的接收机中，这种结构被广泛采纳。

数字下变频技术是PDR中一项核心技术。其作用在于对A／D之后的数字信号进行频谱搬移，并与频谱翻转、抽取、滤波等信号处理相结合，达到下变频及分离频谱成分的目的。数字下变频之后的信号通常为降速率的基带信号。

图1

    数字下变频器由数字混频器、数字控制振荡器、低通滤波器三部分组成。从工作原理上讲，数字下变频与模拟下变频相同，即输入一个信号与一个本地振荡信号作乘法运算。但是由于数字下变频器使用数字本振，其变频精度和分辨率可以很高，如GCl012B的频率分辨率为0．1Hz。DDC的频率步进、频率间隔等具有理想的性能，另外，其控制和修改较容易，这些都是模拟下变频器难以比拟的。

本文使用数字下变频器GCl012B构建了一个PDR结构的OFDM传输系统接收机。

1 系统设计

在待设计的接收机中，接收信号为70MHz中频、10MHz带宽的OFDM信号。不同于传统接收机结构对70MHz中频信号模拟下变频然后进行采样的做法，在PDR结构的接收机中，直接在中频上进行采样，采样频率为80MHz，然后对采样后的信号进行数字下变频和4倍的抽取滤波，得到速率为20M Baud的基带信号，送至DSP、FPGA部分解调。降速率的目的在于减轻DSP及FPGA的运算负荷。电路结构如图1所示。

2 GCl012B及其配置

自Graychip公司(现已被TI收购)推出了世界上第一款数字下变频ASIC以来，目前许多公司都开发了数字下变频芯片，比较著名的还有Harris(1999年已更名为Intersil)、ADI和Stanford Telecom等。

电路中使用的数字下变频器是Graychip公司的GCl012B。GCl012B为3．3V电源供电CMOS器件，输入信号最高采样率100MHz，带宽50MHz。GCl012B不兼容5V电平，不可将5V电乎的信号直接接到其任何管脚上，否则将损坏器件。内部模块包括数控振荡器、数字混频器、可变速率抽取低通滤波器、可调增益放大器、数据格式选择模块等。通过微处理器接口对内部寄存器进行配置可以改变芯片的工作状态。其结构如图2所示。

图2

    该芯片为120管脚QFP封装，在3．3V电源供电、70MHz信号输入的情况下功耗约为900mW。其动态范围达75dB以上，频率分辨率0．1Hz，增益调节步进为0．03dB。芯片的输出模式有实数、复数两种选择。设置为实数模式时，仅在I端口输出数据；设置为复数模式时，输出I、Q两路正交数据。输人数据宽度为12位，输出数据宽度为16位。

GCl012B的工作状态由内部寄存器中的控制字确定。系统上电时，可以使用单片机通过与GCl012B的微处理器接口配置。调谐频率／由28bit的FREQ按(1)式确定，其中fs为输入信号的采样频率。

在本系统中，采样频率为80MHz，调谐频率值为10MHz，所以FREQ：(2000000)HEX。GCl012B按照SS#信号同步数据与状态字，变频至基带，进行4倍抽取并翻转频谱，以复数形式输出I、Q两路数据。

频谱变换过程如图3所示，其中F表示模拟频率，即信号的实际频率，f表示数字频率，即经采样频率归一化的频率。对中心频率为70MHz、带宽为10MHz的模拟信号(如图3(a)所示)以80MHz频率采样，得到幅频特性如图3(b)所示的信号，该信号由采样前信号以80MHz为周期延拓得到，图中只画出了信号频谱的主周期。图3(c)绘出了数字下变频后的信号，信号频谱左移10MHz。经低通滤波后只保