三星ARM处理器S3C4510B的HDLC通道使用及编程
本文主要介绍4510中HDLC通道的使用和编程方法。
2:S3C4510B的HDLC通道简介
HDLC协议帧结构和特性请参阅相关书籍和4510数据手册,这里不详细介绍。
4510的HDLC通道结构如附图1所示。具有以下特点:
1. FIFO:发送和接收模块都有32字节(8字)FIFO,提供CPU内部总线到HDLC串行接口之间的数据缓存功能。
2. DMA:HDLC通道的发送和接收支持DMA方式。
3. 波特率产生:4510的HDLC通道包含一个可编程的波特率产生计数器,能够产生各种波特率的传输速率。
4. DPLL:4510的HDLC通道包含一个数字锁相环(DPLL),提供了时钟恢复功能,可从编码后的数据流中迅速提取出时钟信息。
5. 编码方式:4510的HDLC通道支持五种编码方式,分别为NRZ,NRZI,FM0,FM1和差分曼彻斯特编码,编码波形请参看附图2。
详细的内容请参阅4510数据手册。
3:S3C4510B的HDLC通道工作过程介绍
4510的HDLC通道收发可工作在CPU模式和DMA模式下,在我们的应用和编程中使用了DMA方式,因此这里主要介绍DMA方式下的工作过程。4510的HDLC通道工作过程大致可以分为通道初始化,数据发送,数据接收三个部分。
3.1: HDLC通道初始化过程
HDLC通道初始化过程可分为七个步骤;一:通道复位,恢复其默认配置;二:通过设置工作模式寄存器(HMODE)来配置HDLC工作模式;三:通过设置控制寄存器(HCON)来控制HDLC通道的工作;四:通过设置中断控制寄存器(HINT)来控制HDLC通道的中断产生;五:设置站址寄存器(HSAR0-HSAR3)和站址屏蔽寄存器(HMASK),以完成接收操作的地址比较功能;六:建立DMA方式的发送和接收BUFFER描述符链表结构,并初始化DMA发送BUFFER描述符指针寄存器(HD
《三星ARM处理器S3C4510B的HDLC通道使用及编程(第2页)》