用CPLD实现嵌入式平台上的实时图像增强

ｊ，同时用ＥＸＣＬＫ的第０个时钟向ＳＲＡＭ写入Ｐ′ｉ,ｊ－１或Ｐ′ｉ,ｍ－１（本行最后一个数据，下一次操作应换行）；
　　
　　（2）在ＥＸＣＬＫ的第１个时钟锁存ＲＵＳＥＬＴ，由ＳＲＡＭ读入Ｐｉ－１，ｊ，并做减法运算ＲＥＳＵＬＴ＝ＲＥＳＵＬＴ－Ｐｉ－１,ｊ；
　　
　　（３）在ＥＸＣＬＫ的第２个时钟锁存ＲＵＳＥＬＴ，由ＳＲＡＭ读入Ｐｉ,ｊ－１，并做减法运算ＲＥＳＵＬＴ＝ＲＥＳＵＬＴ－Ｐｉ,ｊ－１；
　　
　　（４）在ＥＸＣＬＫ的第３个时钟锁存ＲＵＳＥＬＴ，同时写入Ｐｉ,ｊ。
　　
　　然后开始下一个点的运算。
　　
　　２．３硬件实现的逻辑结构
　　
　　用ＣＰＬＤ实现该算法所采用的逻辑结构如图３所示。
　　
　　其中?熏加模块实现２×Ｐｉ,ｊ运算，生成９位的运算结果交给减模块；减模块在ＥＸＣＬＫ的第二和第三个时钟分别读入Ｐｉ－１,ｊ和Ｐｉ,ｊ－１进行减法运算，并把结果存回ｒｅｓｕｌｔ寄存器。由于两次减法在时间上是错开的，因此只需要一个减法器就够了，节约了内部资源。
　　
　　图３中的脉冲计数器是一个模４计数器，所有的读写时序和运算时序都由它控制。数据通道切换模块控制流入ｒｅｓｕｌｔ寄存器的数据流，在第一个ＥＸＣＬＫ时钟让加法器的结果进入ｒｅｓｕｌｔ，其余的时间都让减法器的结果进入ｒｅｓｕｌｔ。两个选通逻辑模块对ＥＸＣＬＫ起门控作用，选通逻辑１允许第１个和第２个时钟通过，用来锁存从ＳＲＡＭ读入的数据；选通逻辑２允许第１、２、３个时钟通过，用来锁存三次运算的结果。
　　
　　ＳＲＡＭ的读写操作由地址发生器和读写控制模块共同实现。由于四次读写操作的地址都不同，且不连续，无法用普通的地址计数器实现。这里采用地址计数器加偏移的相对寻址法，具体结构如图４所示。
　　
　　地址计数器中保存Ｐｉ,ｊ的地址，它由ｃｍｏｓｃｌｋ作为时钟实现累加；偏移地址则由脉冲计数器模块控制，分别选择Ｐ′ｉ,ｊ－１、Ｐｉ－１,ｊ、Ｐｉ,ｊ－１和Ｐｉ,ｊ的偏移地址；最后做减法运算得到绝对地址送到ＳＲＡＭ。
　　
　　通过上述设计和优化，完全可以在结构和功能都比较简单的ＣＰＬＤ上实现实时的图像增强处理。
　　
　　由于采
　　
　　
　　
　　用了改进的图像增强算法，在处理窄频带的图像时收到了非常好的效果，部分测试结果如图５所示。
　　
　　与传统的处理方法相比，改进后的算法对图像的均衡效果更为明显一些，而且由于展宽了频带，图像的细节更加丰富，图像更加明艳和清晰。
　　
　　以上算法都在ＣＰＬＤ上实现，并没有占用ＤＳＰ的处理时间，因而节省了大量的运算时间。笔者做过一个实际测试，在１００ＭＨｚ主频的Ｅ１ＤＳＰ上用Ｃ编程实现一帧６４０×４８０ＲＧＢ图像的增强算法大约需要１００ｍｓ（如果用汇编语言编程或对程序作优化可使性能提高一些），而且要占用大量存储资源。这样的运算速度只适合静止图像的处理。所以，如果不做简化处理或采用更高性能的ＤＳＰ，根本无法做到实时处理。由此可见，采用硬件处理的方法可以极大地提高系统的总体性能。
　　
　　综上所述，在拥有ＤＳＰ的嵌入式平台上使用ＣＰＬＤ实现改进的图像增强算法是可行的，对于实时的图像处理是一种高效的解决方法。
　　
　　
　　
　

《用CPLD实现嵌入式平台上的实时图像增强(第3页)》