硬件描述语言HDL的现状与发展

。开发者只需要一组描述类库和一个包含仿真核的库，就可以在通常的ANSIC++编译器环境下开发；但硬件描述与原有方法完全不兼容。该方案特点是风险较大，与原软件开发兼容性好，硬件开发有风险。
　　
　　5未来发展和技术方向
　　
　　微电子设计工业的设计线宽已经从0.25μm向0.18μm变迁，而且正在向0.13μm和90nm的目标努力迈进。到0.13μm这个目标后，90%的信号延迟将由线路互连所产生。为了设计工作频率近2GHz的高性能电路，就必须解决感应、电迁移和衬底噪声问题（同时还有设计复杂度问题）。
　　
　　未来几年的设计中所面临的挑战有哪些？标准组织怎样去面对？当设计线宽降到0.13μm，甚至更小时，将会出现四个主要的趋势：
　　
　　◇设计再利用；
　　
　　◇设计验证（包括硬件和软件）；
　　
　　◇互连问题将决定对时间、电源及噪声要求；
　　
　　◇系统级芯片设计要求。
　　
　　满足未来设计者需要的设计环境将是多家供应商提供解决方案的模式，因为涉及的问题面太广且太复杂，没有哪个公司或实体可以独立解决。实际上，人们完全有理由认为，对下一代设计问题解决方案的贡献，基础研究活动与独立产业的作用将同等重要。
　　
　　以后，EDA界将在以下三个方面开展工作。
　　
　　①互用性标准。所有解决方案的基础，是设计工具开发过程的组件——互用性标准。我们知道，EDA工业采用的是工业上所需要的标准，而不管标准是谁制定的。但是，当今市场的迅速发展正在将优势转向那些提供标准时能做到快速适应和技术领先的组织。处于领先的公司正在有目的地向这方面投资，那些没有参加开发这些标准的公司则必须独自承担风险。
　　
　　②扩展其高级库格式（ALF）标准，使其包含物理领域的信息，是EDA开发商可以致力于解决互连问题的算法，从而使电路设计者在解决设计收尾工作时，不再受到这个问题的困扰。
　　
　　③制定新的系统级设计语言标准。标准化系统芯片的设计工具和语言，使SoC真正达到第三次微电子设计革命浪潮。
　　
　　6国内发展的战略选择
　　
　　由于目前IT行业不景气，以及ASIC设计复杂程度不断增加，各EDA公司出现了合并调整的趋势。Synopsys合了Avant！和Co-Design，Cadence合了GDA等，形成了几大巨头的局面。而各可编程器件厂商，像Xilinx和Altera，也积极与EDA紧密合作，因此，我们必须抓住这个时机，全力发展；不然，就要面对以后与垄断巨头进行竞争的事倍功半的不利局面。
　　
　　针对目前硬件描述语言的发展和国家芯片制造生产的发展战略，国内如何在原EDA基础薄弱的情况下迅速发展，使EDA成为一个合理、健康而必不可少的产业；将基础研究活动与独立产业的作用合理的结合，建议开展如下方面的工作：
　　
　　①为了实现我国的芯片设计自主化，必须夯实基础，在结合VHDL的基础上，推广VerilogHDL设计语言，使硬件设计的底层单元库可以自主研制；
　　
　　②根据目前芯片系统的发展趋势，对系统级语言进行比较研究，在Suoerlog、SystemC等语言中做出选择，并进行相关工具的推广，以及与相关企业进行合作等；
　　
　　③深入HDL语言的综合和仿真等模型的研究，努力在与国外合作的基础上，建立自主知识产权的EDA公司；
　　

《硬件描述语言HDL的现状与发展(第5页)》