基于Rocket I/O模块的高速工I/O设计
和低的误码率，应该考虑采用8B／10B编码。而在交流耦合方式下，必须选择8B／10B编码，否则接收端的漂移会使接收器无法正常工作。
8B／10B编码集合中包括数据字串部分和控制字串部分[1]。数据字串包括256个可能的数值，其中包括可作为控制字串(K23．7、K28．0~K28．7、K27．7、K29．7、K30．7)的码字。当传送字串作为控制字时，由RocketI／O模块相应的控制字标志输入引脚(如TX_CHARISK)指定该字为控制字串。
2.4通道绑定
通道绑定是指将多个串行通道组合在一起构成一个并行通道，以此来提高收发的数据吞吐率。由于每个通道在收发器互连、时钟再生和数据接收延迟上各不相同，会使接收到的数据产生“错位”的情况(如图3所示)，因此要在发送端数据流中加入一个特殊的序列——通道绑定序列，如图中的“P”字符。每个绑定通道都设定“P”字符为通道绑定序列，在接收端指定一个通道为主通道，其余通道都依据主通道的CHBONDO有效指示进入绑定状态，进而锁定本通道在ElasticBuffer中接收到通道绑定序列的位置。由ElasticBuffer向内部逻辑电路输出数据时，所有经过绑定的通道都以绑定序列指定的ElasticBuffer中的偏移位置进行对齐输出。通道绑定完成后，为了使绑定维持在稳定状态，各通道收发器也要以主通道收发器为基准进行时钟修正操作。
RocketI/O模块通道绑定互连的一种参考方案如图4所示。FPGA布线原则是使绑定指示信号在模块间传输的延迟尽量小，尽量使两个互连模块间的连线不要穿越整个芯片。在FPGA布线时要对绑定指示互连线设置严格的时延约束参数[1]。
2．5PCB设计
PCB设计中差分线的线型可选为微波传输线和带状线，它们都有较好的性能。微波传输线一般有更高的差分阻抗，不需要额外的过孔；而带状线在信号间提供了更好的屏蔽。PCB差分线模型如图5所示。在通常的铜介质、环氧—玻璃纤维基材(FR4)条件下，布线要求为：(1)差分线对内两条线间的距离应尽量小于两倍线宽，即S<2W；(2)PCB板材厚度应大于差分线对内两条线之间的距离，即B>S；(3)相邻差分对之间的距离应大于两倍的差分线对的距离，即D>2S。
出于对信号线的屏蔽的考虑，设计的线型选用带状线，计算公式[2]为：
当介电常数εr=4.3、T=1mil、W=6mil、S=10mil、B=20mil时，由（1）式得Z0≈54.4Ω≈。由（2）式得差分线阻抗ZDIFF≈100Ω，以适配RocketI/O模块设定的50Ω差分输入阻抗。PCB布线时应注意以下几点：
(1)差分线对内的长度相互匹配以减少信号扭曲。为使设计传输速率达到2．5Gbaud，在差分线对内部每个走线区间内的实际布线公差应控制在5mil内。
(2)差分线对内两条线之间的距离应尽可能小，以使外部干扰为共模特征。差分线对间的距离应尽可能保持一致，以降低差分阻抗分布的不连续性。
(3)采用电源层作为差分线的信号回路，因为电源平面有最小的传输阻抗，从而减小噪声。
(4)由于每个过孔可带来0．5～1．0dB的损耗，应尽量减少过孔数目。过孔的通孔和焊盘应有尽量小的物理尺寸，并且在通 《基于Rocket I/O模块的高速工I/O设计(第3页)》
本文链接地址：http://www.oyaya.net/fanwen/view/169478.html
8B／10B编码集合中包括数据字串部分和控制字串部分[1]。数据字串包括256个可能的数值，其中包括可作为控制字串(K23．7、K28．0~K28．7、K27．7、K29．7、K30．7)的码字。当传送字串作为控制字时，由RocketI／O模块相应的控制字标志输入引脚(如TX_CHARISK)指定该字为控制字串。
2.4通道绑定
通道绑定是指将多个串行通道组合在一起构成一个并行通道，以此来提高收发的数据吞吐率。由于每个通道在收发器互连、时钟再生和数据接收延迟上各不相同，会使接收到的数据产生“错位”的情况(如图3所示)，因此要在发送端数据流中加入一个特殊的序列——通道绑定序列，如图中的“P”字符。每个绑定通道都设定“P”字符为通道绑定序列，在接收端指定一个通道为主通道，其余通道都依据主通道的CHBONDO有效指示进入绑定状态，进而锁定本通道在ElasticBuffer中接收到通道绑定序列的位置。由ElasticBuffer向内部逻辑电路输出数据时，所有经过绑定的通道都以绑定序列指定的ElasticBuffer中的偏移位置进行对齐输出。通道绑定完成后，为了使绑定维持在稳定状态，各通道收发器也要以主通道收发器为基准进行时钟修正操作。
RocketI/O模块通道绑定互连的一种参考方案如图4所示。FPGA布线原则是使绑定指示信号在模块间传输的延迟尽量小，尽量使两个互连模块间的连线不要穿越整个芯片。在FPGA布线时要对绑定指示互连线设置严格的时延约束参数[1]。
2．5PCB设计
PCB设计中差分线的线型可选为微波传输线和带状线，它们都有较好的性能。微波传输线一般有更高的差分阻抗，不需要额外的过孔；而带状线在信号间提供了更好的屏蔽。PCB差分线模型如图5所示。在通常的铜介质、环氧—玻璃纤维基材(FR4)条件下，布线要求为：(1)差分线对内两条线间的距离应尽量小于两倍线宽，即S<2W；(2)PCB板材厚度应大于差分线对内两条线之间的距离，即B>S；(3)相邻差分对之间的距离应大于两倍的差分线对的距离，即D>2S。
出于对信号线的屏蔽的考虑，设计的线型选用带状线，计算公式[2]为：
当介电常数εr=4.3、T=1mil、W=6mil、S=10mil、B=20mil时，由（1）式得Z0≈54.4Ω≈。由（2）式得差分线阻抗ZDIFF≈100Ω，以适配RocketI/O模块设定的50Ω差分输入阻抗。PCB布线时应注意以下几点：
(1)差分线对内的长度相互匹配以减少信号扭曲。为使设计传输速率达到2．5Gbaud，在差分线对内部每个走线区间内的实际布线公差应控制在5mil内。
(2)差分线对内两条线之间的距离应尽可能小，以使外部干扰为共模特征。差分线对间的距离应尽可能保持一致，以降低差分阻抗分布的不连续性。
(3)采用电源层作为差分线的信号回路，因为电源平面有最小的传输阻抗，从而减小噪声。
(4)由于每个过孔可带来0．5～1．0dB的损耗，应尽量减少过孔数目。过孔的通孔和焊盘应有尽量小的物理尺寸，并且在通 《基于Rocket I/O模块的高速工I/O设计(第3页)》
★读了本文的人也读了：