简易通用型PCI接口的VHDL-CPLD设计
ange;
ENDbehave。
图5
5MaxPlusII的验证
设计CPLD时,可使用MaxPlusII软件来进行逻辑综合、功能模拟与定时分析。本例选用Altera的Max7000系列在系统可编程器件EPM7064SLC84-5。图5所示是其读写访问的仿真波形图 《简易通用型PCI接口的VHDL-CPLD设计(第5页)》
本文链接地址:http://www.oyaya.net/fanwen/view/169506.html
ENDbehave。
图5
5MaxPlusII的验证
设计CPLD时,可使用MaxPlusII软件来进行逻辑综合、功能模拟与定时分析。本例选用Altera的Max7000系列在系统可编程器件EPM7064SLC84-5。图5所示是其读写访问的仿真波形图 《简易通用型PCI接口的VHDL-CPLD设计(第5页)》