CAN总线位定时参数的确定

线控制器的时钟振荡器之间的相位偏移，任何总线控制器必须在当前传送的相关信号边沿重新同步。同步跳转宽度定义了每一位周期可以被重新同步缩短或延长的时钟周期的最大数目。
　　
　　tSJW=TSCL×（2×SJW.1+1×SJW.0+1）（5）
　　
　　总线时序寄存器1定义每个位周期长度采样点的位置和在每个采样点的采样数目。位功能说明如表2所列，其中SAM意义见表3。
　　
　　表2
　　
　　bitbitbitbitbitbitbitbitSAMTSEG2.2TSEG2.1TSEG2.0TSEG1.3TSEG1.2TSEG1.1TSEG1.0
　　表3
　　
　　位值功能SAM0三倍：总线采样三次：建议在中/低速总线（A和B级）使用，有处于过滤总线上毛刺1单倍：总线采样一次；建议使用在高速总线上（SAEC级）
　　TSEG1（共4位，取值区间[1,16]）和TSEG2（共3位，取值区间[1,8]）决定了每一位时钟数目和采样点的位置。这里
　　
　　tSYNC_SEG=1×TSCL（此时间段固定）（6）
　　
　　tTSEG1=TSCL×(8×TSEG1.3+4×TSEG1.2+2×TSEG1.1+1×TESG1.0+1)(7)
　　
　　tTSEG2=TSCL×(4×TSEG2.2+2×TSEG2.1+1×TESG2.0+1)(8)
　　
　　位周期的标量值（NBT）定义为，SYNC_SEG（同步段系统时钟周期数）、TSEG1（相位缓冲段1系统时钟周期数）、TSEG2（相位缓冲段2系统时钟周期数）之和。这决定了它的取值区间为[3,25]，在1个取样点时，最小值一般取4；在3个取样点时，最小值一般取5。
　　
　　NBT=Tbit/TSCL=SYNC_SEG+TSEG1+TSEG2(9)
　　
　　位周期的一般结构如图1所示。
　　
　　1.2参考时钟误差
　　
　　在系统中，每一个节点都有自己独立的参考时钟。由于制造工艺、运行时间及环境温度的变化，这些时钟的实际频率往往偏离预期的频率值。我们称这种偏差为参考时钟误差（Δf）。FCLK,max/min表示参考时钟频率的最大值或最小值，fCLK,rat表示参考时钟频率的额定值。
　　
　　相应的系统时钟周期也会有误差。TSCL,min表示系统时钟周期最小值，TSCL,max表示系统时钟周期最大值，TSCL,rat表示系统时钟周期额定值。由于Δf<<1，可以进行近似。
　　
　　TSCL，min=(TSCL,rat)/(1+Δf)≈TSCL,rat×(1-Δf)（11）
　　
　　TSCL，max=(TSCL,rat)/(1-Δf)≈TSCL，rat×(1+Δf)(12)
　　
　　1.3传输延迟
　　
　　CAN总线采用无破坏性的基于优先权的仲裁机制。在这种机制下，传输延迟至关重要。如果传输延迟时间过长，将导致无效的访问仲裁。传输延迟时间由物理总线延时（tBUS）、总线驱动器延时（ttran）和其它设备传输延迟（toth）共同决定。其它设备包括通信控制器、隔离光耦等。
　　
　　tprop=2×(tBUS+ttran+toth)
　　
　　传输延迟的标量值（PROP）可以由公式（14）得到。
　　
　　PROP=tprop/TSCL

《CAN总线位定时参数的确定(第2页)》