2.4GHz DECT技术体系与实现方法

　　
　　图3DECT时隙和帧结构
　　
　　３ＳＣ１４４２８基带信号处理器和ＲＦ芯片ＬＭＸ３１６２实现ＤＥＣＴ
　　
　　ＳＣ１４４２８基带信号处理器和ＲＦ芯片ＬＭＸ３１６２实现ＤＥＣＴ系统的框图如图４所示
　　
　　
　　
　　。
　　
　　ＤＥＣＴ由无线收发信机、基带信号处理电路、基带控制电路、存储电路、键盘、显示器、外部接口等组成，采用ＭＣ／ＴＤＭＡ／ＴＤＤ接入方式，ＧＦＳＫ调制（ＢＴ＝０．５），３２ｋｂｐｓＡＤＰＣＭ话音编解码。ＢＭＣ（ＢｕｒｓｔＭｏｄｅＣｏｎｔｒｏｌｌｅｒ）的主要功能在于控制数字无绳电话系统的ＴＤＤ双工工作，形成ＴＤＭＡ帧和解帧、提供控制器与输入输出的ＡＤＰＣＭ话音数据接口，是构成系统的关键部件之一。在ＳＣ１４４２８基带信号处理器与ＲＦ芯片ＬＭＸ３１６２之间的带通滤波器３ｄＢＢＷ（带宽）＝ＢＴ×Ｂｉｔｒａｔｅ。
　　
　　３．１ＬＭＸ３１６２ＲＦ接收／发送芯片
　　
　　ＬＭＸ３１６２芯片是座机和手机的ＩＦ／ＲＦＴｒａｎｓｃｅｉｖｅｒ，符合ＥＳＴＩ３００１７５－２（ＰＨＬ：ＰｈｙｓｉｃａｌＬａｙｅｒ）技术标准。采用２．４ＧＨｚＦＨＳＳ技术，将从基带信号处理器来的数字ＦＳＫ调制信号，通过高斯滤波器（ＢＴ＝０．５），加到ＶＣＯ和Ｓｙｎｔｈｅｓｉｚｅｒ（ＰＬＬ）上，同时基带信号处理器产生的跳频控制信号控制在２．４～２．４８５ＧＨｚ频段中ＶＣＯ产生的载波频率，形成２．４ＧＨｚＩＳＭ的ＧＦＳＫ已调ＦＨＳＳ信号，输出到功率放大器经ＴＤＤ开关和天线发射出去。接收时，经ＴＤＤ开关和天线后，通过ＶＣＯ和ＰＬＬ，将２．４ＧＨｚＩＳＭ的ＧＦＳＫ已调ＦＨＳＳ信号下变频后，传输到基带信号处理器。
　　
　　在ＬＭＸ３１６２芯片中，为了简化电路、降低成本，不采用ＡＧＣ和ＡＦＣ。采用限幅器，对大信号进行限幅处理，小信号则必须在允许接收信号的电平之上。至于ＡＦＣ可采用频率稳定度在１ｐｐｍ左右的晶体振荡器，通过提高晶体振荡器的频率稳定度来替代ＡＦＣ控制电路。
　　
　　ＦＨＳＳ采用发送接收双方事先约定的跳频图案，用１００Ｈｚ０．５～２．２５ＶＤＣ电压提供给ＶＣＯ，通过电压的变化使ＶＣＯ产生２．４０２～２．４８３５ＧＨｚ的≥７９个中心频率；相对而言，其Ｓｙｎｔｈｅｓｉｓ（同步器）采用ＤｉｒｅｃｔＤｉｇｉｔａｌＳｙｎｔｈｅｓｉｓ（ＤＤＳ），由ＶＣＯ和ＰＬＬ组成，参考频率１３．８２４ＭＨｚ。接收ＩＦ频率为１１０．５９２ＭＨｚ（１３．８２４ＭＨｚ×８＝１１０．５９２ＭＨｚ），ＢＷ＝６５０ｋＨｚ。
　　
　　图4DECT系统的框图
　　
　　３．２ＳＣ１４４２８基带信号处理器芯片
　　
　　ＳＣ１４４２８芯片是ＢＳ和ＰＨ的基带信号处理器，符合ＥＳＴＩ３００１７５－２，３（ＭＡＣ）技术标准，采用ＣＳＭＡ－ＣＡ接入控制协议。其内置１６位ＣＲ１６控制器和１６位ＤＳＰ以及ＲＯＭ、ＳＲＡＭ、ＦｌａｓｈＭｅｍｏｒｙ、８－ｂｉｔＡＤＣ等，完成３２ｋｂｐｓＡＤＰＣＭ编解码、ＣＩＤ、ＤＴＭＦ、ＲＳＳＩ（接收信号强度指示）、ＴＤＭＡ／ＴＤＤ帧和数字ＦＳＫ调制解调等功能，具有ＵＡＲＴ、ＳＰＩ和ＩＳＤＮ等接口，可方便地与键盘、ＬＣＤ、Ｓｐｅａｋｅｒ和ＭＩＣ相连，满足人机界面（ＭＭＩ）开发和设计的要求。芯片的ＴＸＤＡＴＡ输出为１ＶｐｐＮＲＺＦＳＫ（调制系数＝０．３２）已调数据，数据率１１５２ｋｂｐｓ／载频。芯片的ＶＴＵＮ为１００Ｈｚ０．５～２．２５ＶＤＣ电压提供给１．２～１．２４ＧＨｚ的ＶＣＯ，使ＶＣＯ产生所需的频率。
　　
　　接收端ＲＸＤＡＴＡ接收０～３Ｖ的ＦＳＫ信号，ＦＳＫ解调采用常用的积分检波技术，鉴相器的输出电压正比于输入ＦＳＫ信号的瞬时频率。这样就完成了频率－幅度的转换，实现了对ＦＳＫ信号的解调。
　　
　　同步ＶＣＯ采用ＤＣ控制。从防护频带边沿开始到有效时隙的４６５μｓ为同步锁定时间。ＳＣ１４４２８芯片通过串行线将控制数据写入ＲＦＩＣ芯片的寄存器，并读取其状态寄存器的内容。
　　
　　ＢＭＣ包括两个主逻辑区：ＳＲＡＭ和寄存器。ＳＲＡＭ用于存储系统参数和Ａ－ｆｉｅｌｄ（Ｄａｔａ）、Ｂ－ｆｉｅｌｄ（Ｓｐｅｅｃｈ）数据，时隙控制参数和加解密编码；寄存器中的数据直接用于对硬件系统的控制或存放系统状态信息。
　　
　　３．３协议软件体系
　　
　　协议软件结构框图如图５所示。Ｌ１层软件主要完成物理层的控制以及部分ＭＡＣ层的功能：选择和动态分配物理信道，低层设备驱动程序，包括对基带信号处理芯片的控制等。Ｌ２层软件主要完成ＤＬＣ层和网络层的功能：负责在基站和手机

《2.4GHz DECT技术体系与实现方法(第2页)》