基于VME的星载上行数据模块测试平台的设计与实现

行数据处理模块发送间接指令。其原理框图如图4所示。
　　
　　3VME总线从设备接口
　　
　　
　　
　　的设计与实现
　　
　　3.1EDA技术
　　
　　在现代电子系统设计领域，EDA技术已经逐渐成为电子系统的主要设计手段。FPGA（现场可编程门阵列）是EDA技术中重要的一种应用。FPGA器件在结构上由逻辑功能块排列为阵列，并由可编程的内部连线连接这些功能块来实现一定的逻辑功能。本设计中遥测解调及遥控注入深试卡的数字和逻辑电路部分均由FPGA器件来完成，这里采用Altera公司的FPGA芯片ACEK1K30QC208。该芯片具有三万门可编程逻辑单元，属于Sram型的FPGA芯片，逻辑信息保存在芯片的静态存储器中，上电时动态加载。这种类型的器件在验证期间可以使用下载工具将逻辑加载到芯片中，验证完毕后需要将逻辑信息烧写在专门的PROM中，以后系统上电时，FPGA从PROM中自动加载逻辑。
　　
　　3.2从设备接口的设计
　　
　　在本设计中，VME从设备接口功能为（A24/D16）和（A16/D08），对应的AM代码如下（IEEESTD1014-1987）；
　　
　　AM=0x2DShortsupervisoryaccess(A16)
　　
　　AM=0x29Shortnonprivilegedaccess(A16)
　　
　　AM=0x3EStandardsupervisoryprogramaccess(A24)
　　
　　AM=0x3DStandardsupervisorydataaccess(A24)
　　
　　AM=0x3AStandardnonprivilegedprogramaccess(A24)
　　
　　AM=0x39Standardnonprivilegeddataaccess(A24)
　　
　　AM=0x3FStandardsupervisoryblocktransfer(A24)
　　
　　AM=0x3bStandardnonprivilegedblocktransfer(A24)
　　
　　VME总线特性为：
　　
　　*A24和A16访问
　　
　　*D16和D08（EO）访问
　　
　　*支持D16BLOCK传输
　　
　　*支持D08（EO）BLOCK传输
　　
　　*支持RMW（Read-Modify-Write）访问
　　
　　*支持ADO（AddressOnly）周期
　　
　　*支持Addresspipelining
　　
　　本地总线特性为：
　　
　　*支持本地设备就绪信号（LREADY）
　　
　　*A24/#A16输出（可分别译码）
　　
　　*SP/#NP输出；DATA_PROG_BLOCK输出（可分别译码）
　　
　　图4
　　
　　3.3从设备中断设计
　　
　　VME总线从设备接口需要包括中断设计，其功能为完成VME中断请求全过程中的所有应答时序。设计参数（IEEESTD1014-1987）如下：
　　
　　*中断释放方式：RORA（RELEASEONREGISTERACCESS）和ROAK（RELEASEONACKNOWLEDGEINTERRUPT）方式可设置。
　　
　　*上升沿或高电平本地中断请求有效可选Status/ID:D16andD08(O)(Double-ByteorSingle-ByteStatus/IDRead)。
　　
　　
　　
　

《基于VME的星载上行数据模块测试平台的设计与实现(第2页)》