基于VHDL的I2C总线控制核设计

模块是顶层管理模块，主要任务是接收DSP发来的控制信号、命令及数据；发送由从设备读出的数据和确认位到DSP；实现I2C控制核与DSP的中断通信机制；提供当前I2C控制核的工作状态；把DSP发出的命令字信号送到I2C_cmd模块。
　　
　　在设计I2C控制核时，必须注意以下几个方面：
　　
　　①I2C控制核与主机（Host，即C6711DSP）以及视频编解码器的硬件接口连接关系。考虑到I2C总线通信协议的时序关系及芯片读/写操作过程，I2C控制核应该包括两个外围接口，如图1所示。一是与C6711EMIF（ExternalMemoryInterface，扩展存储器接口）的高速异步存储器ASRAM（AsynchronousSRAM）接口，称为主机接口。它向I2C控制核发出控制命令与数据，钖0位地址总线、32位双向三态数据总线、异步输出使能信号aoe、异步写使能awe、异步读使能are、外部存储器空间选通ce2、外部中断申请eint。二是与视频编/解码器相连的I2C两线接口SCL、SDA。I2C控制核称为I2C总线的主设备（master），实现EMIF的ASRAM接口向I2C总线接口的转化；I2C器件（视频编码器、视频解码器）被称为I2CU叫线的从设备（slave）。
　　
　　②如何通过软件编程，方便地实现对控制核中各种命令的操作。为此，在控制核内部共设备了6个8位寄存器，用于管理整个控制核的工作。这些寄存器的名称、标号、位数、地址、操作方式，以及寄存器内部设备的控制位及功能的具体情况如表1所列。寄存器内部设置的控制位及功能的具体情况如表1所列。寄存器的寻址使用EMIF接口地址总线的低三位eadd[4～2]和由高位地址译码得到的I2C控制核使能信号nce。当DSP发出的读、写命令完成后，I2C_top会向DSP发中断请求eint，让DSP发出下一个命令到CR，从RXR中读数，或进发送新数据到TXR。
　　
　　表1I2Ctop模块内部寄存器
　　
　　寄存器位数地址操作
　　控制位及功能
　　
　　控制寄存器CTR8000只写I2C控制核使能位（core-en），（中断使能位ien）命令寄存器CR8001只写启动（start-r）、读（rd-r）、写（wr-r）、停止（stop-r）、主设备确认（ack-r）、中断响应位（i-ack-r）状态寄存器SR8010只读从设备确认位（rx-ack）、I2C-core模块忙位（Core-busy）发送寄存器TXR8011只写寄存器发送到从设备的数据接收寄存器RXR8100只读寄存由从设备读取的数据时钟尺度寄存器PRES8101读写寄存器时钟尺度因子，对时钟信号（eclk）实现指定倍数分频，得到SCL和SDA的五个子状态相互转移的同步时钟使能信号（eclk-en）
　　时钟尺度寄存器（PRES）用于产生两个时钟频率信号：pres(7downto5)，用于产生I2C控制核的工作频率fcore；pres(5downto0)，用于产生I2C总线的时钟SCL频率fi2c。其计算公式如下：
　　
　　
　　
　　其中：pres1=1+pres(7downto5)
　　
　　pres2=1+pres(4dwonto0)
　　
　　由于eclk=100MHz,以pres(7downto5)=“100”=4，pres(4downto0)="10000"=16,则
　　
　　fcore

《基于VHDL的I2C总线控制核设计(第2页)》