基于EMP 7128的数字式相位测量仪

　
　　ｅｎｄ;
　　
　　ａｒｃｈｉｔｅｃｔｕｒｅｄａｔａｏｆｆｅｎｉｓ
　　
　　ｓｉｇｎａｌｔｅｍｐ:ｓｔｄ_ｌｏｇｉｃ_ｖｅｃｔｏｒ(１９ｄｏｗｎｔｏ０);
　　
　　ｓｉｇｎａｌａ:ｓｔｄ_ｌｏｇｉｃ;
　　
　　ｂｅｇｉｎ
　　
　　ｐｒｏｃｅｓｓ(ｔｅｍｐ)
　　
　　ｂｅｇｉｎ
　　
　　ｉｆｔｅｍｐ＜ｑｉｎｔｈｅｎ
　　
　　ｔｅｍｐ＜＝ｔｅｍｐ＋１;
　　
　　ｅｌｓｅ
　　
　　ｔｅｍｐ＜＝“００００００００００００００００００００”;
　　
　　ａ＜＝ｎｏｔａ;
　　
　　ｅｎｄｉｆ;
　　
　　ｑｏｕｔ＜＝ａ;－－进行２ｆ倍分频
　　
　　ｅｎｄｐｒｏｃｅｓｓ;
　　
　　ｅｎｄ;
　　
　　３?相位测量
　　
　　该模块将分频模块得到的信号作为闸门，然后利用外部晶振进行计数，其设计原理与频率计相同。由于相异或的一个周期对应输入的两路方波信号的半个周期（１８０°），而且只能测量到最大１８０°的相位差，因此?还须判断超前或滞后，才能测量出大于１８０°的相位差，具体程序如下：
　　
　　ｌｉｂｒａｒｙｉｅｅｅ;
　　
　　ｕｓｅｉｅｅｅ．ｓｔｄ_ｌｏｇｉｃ_１１６４．ａｌｌ;
　　
　　ｅｎｔｉｔｙｐｒｅ_ｌａｇｉｓ
　　
　　ｐｏｒｔ(ｓ１,ｓ２:ｉｎｓｔｄ_ｏｇｉｃ;－－两输入信号
　　
　　ｐｒｅ:ｏｕｔｓｔｄ_ｌｏｇｉｃ);－－判断结果输出
　　
　　ｅｎｄ;
　　
　　ａｒｃｈｉｔｅｃｔｕｒｅｄａｔａｏｆｐｒｅ_ｌａｇｉｓ
　　
　　ｂｅｇｉｎ
　　
　　ｌａｇ:ｐｒｏｃｅｓｓ(ｓ１)
　　
　　ｂｅｇｉｎ
　　
　　ｉｆｓ１′ｅｖｅｎｔａｎｄｓ１＝′１′ｔｈｅｎ
　　
　　ｉｆｓ２＝′０′ｔｈｅｎ
　　
　　ｐｒｅ＜＝′１′;－－若ｓ１超前ｓ２,输出为
　　
　　′１′，否则输出′０′;
　　
　　ｅｌｓｅ
　　
　　ｐｒｅ＜＝′０′;
　　
　　ｅｎｄｉｆ;
　　
　　ｅｎｄｉｆ;
　　
　　ｅｎｄｐｒｏｃｅｓｓｌａｇ;
　　
　　ｅｎｄ;
　　
　　
　　
　　
　　(４)模块的组合
　　
　　图3
　　
　　在Ｍａｘ＋ＰｌｕｓＩＩ中，采用原理图输入方式可将上述各模块组合成一个软件系统，然后将其综合下载到ＣＰＬＤ即可完成相位测量仪的设计，其具体设计图见图３所示。
　　
　　图３中，Ａ、Ｂ为输入信号ａ、ｂ经过整形得到的方波信号。Ｆｃｏｕｎｔｅｒ为频率计模块，Ｆｅｎ为分频器，Ｐｈａｓｅｃｏｕｎｔｅｒ为相位测量计数器，Ｐｒｅ－ｌａｇ为超前滞后判断模块。
　　
　　４结束语
　　
　　基于ＣＰＬＤ逻辑器件ＥＭＰ７１２８ＳＬＣ８４－１５构成的相位测量系统具有测量频带宽、分辨率高、误差小、成本低、简单易行等优点，完全能够满足实际测量的要求。而且，由于完全采用的是ＣＰＬＤ设计，因此，该系统十分易于升级。
　

《基于EMP 7128的数字式相位测量仪(第2页)》