可编程逻辑器件APEX20K的原理及应用

分容易。APEX20K器件配置完成后，便可通过重置器件来载入新数据。
　　
　　3应用举例
　　
　　APEX20K系列器件支持ClockLock和ColckBoost等时钟管理功能，这些功能由PLL保证。ClockLock电路使用一个同步的PLL来减少器件内部的时钟延迟和畸变。ColckBoost电路可以对时钟进行倍频。其内部带有高速的时钟分布树，而且设计者不需要对时钟分布树进行设计和优化。
　　
　　在设计电路板时可使用低频的信号来作为输入时钟，然后在片内通过倍频将其变成高频时钟。因为使用低频时钟可以降低传输线干扰，简化电路板的布局。APEX20K可进行2或4的倍频，而APEX20KE可进行更复杂的倍频。
　　
　　3.1倍频电路的应用
　　
　　在以微处理器为核心的应用中，系统的输入时钟频率可以比系统中其余器件的时钟频率低。一个嵌入式微处理或其外围电路可以以比I/O总线时钟更快的速率运行。由于在嵌入式应用中，同步或计数时都需要快速时钟，因此，APEX20K中的时钟管理电路经常用于对低频总线时钟进行倍频，并可进行在系统开发。图3为其在嵌入式应用中时钟合成电路。
　　
　　3.2降低板上时钟的延迟
　　
　　利用APEX20KE系列器件的反馈引脚可以降低板上各个器件之间的时钟畸变，用PLL功能可将反馈输入端连接至CLK输入端。PLL可在工作期间动态调整由于温度或电压变化引起的输出变化。因此在进行电路板设计时，反馈输入端的延迟应与所涉及的每个器件产生的延迟匹配。相同的延迟可确保同步的反馈输入端与目标器件的同步，从而消除延迟。图4是利用APEX20KE器件消除板上延迟的示意图。
　　
　　进行电路板布线设计时，应使从CLKLK-OUT1端至每个器件的路径与反馈到CLKLK-FB1端的路径相等。
　　
　　4结论
　　
　　利用APEX20K先进的ClockLock和ClockBoost功能可以显著提高系统的性能和设计灵活性。并可在器件内降低时钟延迟和消除时钟畸变。ClockBoost可以简化电路板的设计，而且在器件内部可以执行比输入时钟频率高许多的逻辑运算。此外，APEX20KE系列器件还可以执行m/(n)×k)的倍频，其中m和k的数值范围为2～160，n范围1～16。其具有的LVDSI/O接口和相位调整可以进行更复杂的时钟合成处理。
　　
　　APEX20K系列器件可以支持很多电压标准，特别是LVDS的性能可以达到822M/s，且有很强的抵抗板级噪声能力，功耗也非常低。采用LVDS作为I/O接口的解决方案正逐渐成为一种趋势。因此，APEX20K系列器件会应用到越来越多的领域。
　　
　　
　　
　

《可编程逻辑器件APEX20K的原理及应用(第2页)》