FPGA芯片APA150及其应用

ＱＦＰ（塑料方型扁平式封装）、４５６脚ＰＢＧＡ（塑料球栅阵列封装）以及１４４、２５６脚ＦＢＧＡ（微间距球栅阵列）封装等形式。使用时可根据所设计的系统选择适当的封装。下面以１００脚的ＴＱＦＰ为例介绍其管脚功能，具体如表１所列。
　　
　　表1APA150的管脚功能
　　
　　管脚名管脚号
　　管脚描述
　　
　　VDD17,37,68,89接2.5V，作为芯片电源VDDP26,39,40,76,87,100接2.5V或3.3V，作为I/O驱动电压I/O2～8,18～24,27～36,41～46,
　　57～59,69～74,77～85,90～99可用作输入、输出、三态或双向缓冲，作输入、输出时兼容TTL和CMOS电平，不用的输入管脚应接上位电阻GL11,16,60,65全局管脚，可作为低时滞时钟或其它全局信号输入，也可以作为普通I/O使用NPECL13,63除了标准I/O口，APA150芯片还提供低电压正射极耦合逻辑（LVPECL）标准的差分I/O接品，NPECL、PPECL分别为负、正极性输入，二者比较的结果将送给内部锁相环。不用时空接PPECL15,61TMS49测试模式选择，用于控制边界扫描电路TCK47测试时钟，同时是边界扫描的时钟输入（最大为10MHz）TDI48测试数据输入，作为边界扫描的串行输入TDO54测试数据输出，作为边界扫描的串行输出TRST55测试复位输入，作为边界扫描的异步复位端，低电平有效RCK56运行时钟，编程时用来取代不可靠的TCKVPP52编程器电源，范围是0～16.5V，也可以空接，Actel推荐空接或连接至VDDPVPN53编程器电源，范围是0～-13.8V，也可以空接，Actel推荐空接或接地AVDD14,62内部锁相环电源脚，接2.5V电压，它与地之间应有一个合适的去耦电容以减小噪声；不用内部锁相环时该管脚空接AGND12,64内部锁相环地端GLMA10,66多元全局管脚，可用此管脚作为内部锁相环需要外部环回时的输入，另外也可以作为普通I/O使用GND1,9,25,38,40,51,67,75,86,88接地
　　３．２主要参数
　　
　　ＰｒｏＡＳＩＣＰｌｕｓ系列共有七种产品，其密度从７５０００到１百万系统门。其中ＡＰＡ１５０的主要特点如下：
　　
　　●具有１５００００个系统门，逻辑单元为６１４４个；
　　
　　●内嵌３６ｋＢ的双端口ＳＲＡＭ的２个锁相环?ＰＬＬ?内核；
　　
　　●最大支持２４２个用户Ｉ／Ｏ?Ｉ／Ｏ电压有３．３Ｖ和２．５Ｖ两种可供选择；
　　
　　●支持３．３Ｖ、３２ｂｉｔｓ、５０ＭＨｚ的ＰＣＩ总线，系统时钟最高频率为３２ＭＨｚ；
　　
　　●工作温度：民用温度范围为０～７０℃，工业级温度范围为－４０～８５℃。
　　
　　４应用实例
　　
　　图３是笔者以ＡＰＡ１５０为核心器件设计的ＣＡＮ总线复接系统。ＣＡＮ（ＣｏｎｔｒｏｌｌｅｒＡｒｅａＮｅｔｗｏｒｋ，控制器局域网）是一种多主方式的串行通讯总线，在工业系统中具有广泛的应用。但是它的直接通信距离和通信速率是一对矛盾。本系统借助ＦＰＧＡ／ＶＨＤＬ技术，把１５路１２５ｋｂｐｓ的ＣＡＮ信号复接成２．０４８Ｍｂｐｓ的Ｅ１信号，从而利用现有的时分复用通信线路或光纤实现了高速、远距离传输。
　　
　　ＰＣＡ８２Ｃ２５０是ＣＡＮ总线的物理接口芯片。１６－ｂｉｔ电平转换芯片７４ＬＣＸ１６２４５用于实现１５路、５ＶＣＡＮ信号与ＡＰＡ１５０器件的３．３Ｖ输入／输出间的相互转换。ＡＰＡ１５０则用于完成２ＭＨｚ的Ｅ１信号与１５路ＣＡＮ信号间的分接和复接。而ＭＣ１００ＬＶＥＬＴ２２与ＭＣ１００ＬＶＥＬＴ２３则用于实现ＡＰＡ１５０的低压ＴＴＬ信号与３．３Ｖ低压ＰＥＣＬ信号间的转换。光电转换器件采用Ｃ－１３－１５５－Ｔ３－ＳＳＣ３Ｂ，这是一个３．３Ｖ、１５５ＭＨｚ、单模光纤收发一体模块。本系统采用基于ＥＤＡ技术的自顶向下（ＴＯＰ－ＤＯＷＮ）的设计方法。本设计所采用的工具是Ａｃｔｅｌ公司的集成设计环境ＬｉｂｅｒｏＶ２．２，它支持ＶＨＤＬ、Ｖｅｒｉｌｏｇ语言的顶层设计，同时支持原理图、状态机及流程图等输入，而且还集成了业界领先的设计工具，如仿真和设计验证软件ＭｏｄｅｌＳｉｍ、综合软件Ｓｙｎｐｌｉｆｙ、布放软件ＤｅｓｉｇｎｅｒＲ１－２００２等。
　　
　　本系统的核心器件采用基于Ｆｌａｓｈ的ＡＰＡ１５０。与ＳＲＡＭ工艺的ＦＰＧＡ相比，ＡＰＡ１５０具有如下优点：
　　
　　（１）成本低，ＡＰＡ１５０的价格低于８美元，而且由于ＡＰＡ１５０具有非易失性，因此不需要用于存储编程数

《FPGA芯片APA150及其应用(第2页)》